CS232102B1

CS232102B1 - Connection for digital integrator testing and calibrating

Info

Publication number: CS232102B1
Application number: CS809130A
Authority: CS
Inventors: Marian Stofka
Original assignee: Marian Stofka
Priority date: 1980-12-22
Filing date: 1980-12-22
Publication date: 1985-01-16
Also published as: CS913080A1

Abstract

Vynález patří do odboru elektroniky a rieši zapojenie pre testovanie a kalibráciu číslicových integrátorov. Jeho podstata je v tom, že pozostáva z číslicového integrátora, ku ktorému je na prvú vstupná svorku a druhů vstupnú svorku paralelné připojený číslicový voltmeter a nastavitelný jednosměrný zdroj napátia a na kíůčovaeiu svorku je připojený generátor impulzov. Ďalej číslicový integrátor j.e opatřený nuiovacou svorkou a výstupným konektorom.The invention belongs to the electronics department and solves wiring for digital testing and calibration integrators. Its essence is in that it consists of a digital integrator, to which the first input terminal is a kinds of input terminal parallel connected digital voltmeter and adjustable unidirectional a voltage source and a key clamp the pulse generator is connected. Next the digital integrator is provided with a reset terminal and output connector.

Description

232102 3 4232102 3 4

Vynález sa týká zapojenia pre testovaniea kalibráciu číslicových integrátorov, kto-rými sa rieši přesné stanovenie integračnejčasovej konštanty a diferenciálnej nelinea-rity. Doteraz známy sposob pre testovanie akalibráciu číslicových integrátorov využíváspúšťaný generátor impulzu, zapojený navstup integrátora. Tvar impulzu je pravo-úhlý, so známou amplitúdou a šířkou. Vy-hodnotením odozvy číslicového integrátorana vstupný impulz sa určuje integračně ča-sová konstanta — jej korekciou sa číslico-vý integrátor može kalibrovat. Vyhodnote-ním výstupu číslicového integrátora pre im-pulzy s rožnou amplitúdou sa stanovuje di-ferenciálna nelinearita. Pri tomto sposobetestovania a kalibrácie sa dosahuje poměr-ně malá přesnost. Je to dané obmedzenoupresnosťou charakteristik vstupného impul-zu. Ďalšou nevýhodou je, že pri prípadnomdrifte integrátora sa jeho výstup mění aj poskončení vstupného impulzu. Přesnost urče-nia odozvy číslicového integrátora sa pretozhoršuje s oneskorením záznamu výstupné-ho údaja.BACKGROUND OF THE INVENTION The present invention relates to a circuit for testing and calibrating digital integrators to address the exact determination of integration time constant and differential non-linearity. So far, the known method for testing digital integrator calibration uses a trigger pulse generator, an integrated integrator input. The pulse shape is right-angled, with known amplitude and width. By evaluating the response of the digital integrator, the input pulse is determined by the integration time constant - by correcting it, the numeric integrator can be calibrated. By evaluating the output of the digital integrator for pulse amplitude pulses, the differential non-linearity is determined. This testing and calibration results in relatively low accuracy. This is due to the limited precision of the input pulse characteristics. Another disadvantage is that if the integrator is dripped, its output changes as well as the end of the input pulse. The accuracy of determining the response of the digital integrator is aggravated by the delay in output data recording.

Uvedené nedostatky sú odstránené zapo-jením pre testovanie a kalibráciu číslico-vých integrátorov podl'a vynálezu, ktoréhopodstata je v tom, že na prvú vstupná svor-ku a druhů vstupnú svorku integrátora jeparalelné připojený číslicový voltmeter anastavitelný jednosměrný zdroj napatia. Naktúčovaciu svorku je připojený generátorimpulzov ďalej číslicový integrátor je opa-třený nulovacou svorkou a výstupným ko-nektorom.These shortcomings are eliminated by the inclusion and testing of numerical integrators according to the invention, in which the digital input voltmeter and an adjustable unidirectional voltage source are connected to the first input terminal and the integrator input terminal. The bias terminal is connected to a pulse generator, and the digital integrator is worn with a reset terminal and an output connector.

Spojením výstupu spúšťaného generátoraimpulzu s ktňčovacím vstupom číslicovéhosčítavacieho obvodu v číslicovom integráto-re a paralelným spojením nastavitelnéhozdroja jednosměrného napatia a číslicové-ho voltmetra so vstupom číslicového inte-grátora sa dosahuje oddělené a presnejšiestanovenie doby integrácie a velkosti vstup-ného napatia. Drift číslicového integrátorapřitom posobí len počas doby trvania klú-čovacieho impulzu, čím sa ďalej zlepšujepresnosť merania. Přesnost nastaveniavstupného napatia číslicového integrátoraje rovná presnosť číslicového voltmetra.Celkove sa zapojením dosahuje přesné ajednoduché testovanie a kalibrácia číslico-vých integrátorov pri róznych hodnotáchvstupného napatia.By combining the output of the triggered generator pulse with the digital input circuit's input in the digital integrator and the parallel connection of the adjustable DC voltage source and the digital voltmeter with the input of the digital integrator, a separate and accurate integration time and input voltage magnitude is achieved. At the same time, the drift of the digital integrator only performs for the duration of the keying pulse, thereby further improving the measurement accuracy. The accuracy of the digital integrator input voltage setting equals the accuracy of the digital voltmeter. Overall, accurate and simple testing and calibration of numeric integrators is achieved by wiring at different input voltage values.

Na připojených výkresoch je znázorněnézapojenie podlá vynálezu, kde na obr. 1 jeznázorněná bloková schéma zapojenia pretestovanie a kalibráciu číslicových integrá-torov a na obr. 2 je příklad zapojenia spúš-ťaného generátora impulzu.In the accompanying drawings, there is shown a connection according to the invention, in which FIG. 1 shows the circuit diagram of the testing and calibration of the digital integrators, and FIG. 2 shows an example of the triggering of the trigger pulse generator.

Na prvú a druhů vstupnú svorku 11, 12číslicového integrátora 1, obr. 1, sú paralel-né připojené nastavitelný zdroj jednosměr-ného napatia 2 a číslicový voltmeter 3. Klú-čovacia svorka 13 číslicového sčítavaciehoobvodu v číslicovom integrátore 1 je spoje-ná s výstupom spúšťaného generátora im- pulzu 4. Spúšťaný generátor impulzu 4 mávstup S ručného spúšťania.An adjustable unidirectional voltage source 2 and a digital voltmeter 3 are connected in parallel to the first and second input terminals 11, 12 of the digital integrator 1, Fig. 1. The digital counting circuit terminal 13 in the digital integrator 1 is connected to the output trigger pulse generator 4. Pulse generator 4 triggered S manual trigger.

Spúšťaný generátor impulzu 4 na obr. 2je tvořený synchrónnymi preklápacími ob-vodmi 41, 42, počítadlom impulzov 43, gene-rátorom hodinových impulzov 44 a deličomfrekvencie 45. Preklápacie obvody 41, 42tvoria synchronizátor. Preklápací obvod 41sná na údajový vstup D přivedená log. „0“a jeho vstup Cl hodinových impulzov jespojený s vonkajším spúšťacím vstupom S.Preklápací obvod 42 má údajový vstup Dspojený s priamym výstupom Q preklápa-cieho obvodu 41. *The trigger pulse generator 4 in Fig. 2 is formed by synchronous flip-flop circuits 41, 42, pulse counter 43, clock pulse generator 44 and frequency divider 45. Flip-flops 41, 42 form a synchronizer. Flip-flop 41bits to data input D applied log. "0" and its clock input C1 connected to the external trigger input S. The flip-flop circuit 42 has a data input coupled to a direct output Q of the flip-flop 41. *

Nastavovací vstup preklápacieho obvodu 41 je spojený s výstupom CA přenosu na- hor počítadla impulzov 43. Výstup Q pre- · klápacieho obvodu 42 je spojený s nulova-cím vstupom R počítadla impulzov 43, a sú-časne je výstupom klúčovacieho obvodu 4.Zapisovací vstup C2 preklápacieho obvodu 42 a počítací vstup Cc sú spoločne spojenés výstupom deliča frekvencie 45; pri čísli-cových integrátoroch vzorkovacieho typu súspojené s výstupom RV riadiaceho obvoduvzorkovania v číslicovom integrátore 1.The setting input of the flip-flop 41 is connected to the output CA of the pulse counter 43. The output Q of the flip-flop 42 is connected to the reset input R of the pulse counter 43, and is also the output of the flip-flop circuit. C2 flip-flop 42 and counter input Cc are together connected to a frequency divider output 45; for sampling type numeric integrators coupled to the RV control circuit output of the sampling in the digital integrator 1.

Vstup deliča frekvencie 45 je spojený s vý-stupom oscilátora 44, ktorý je riadený pie-zoelektrickou kryštálovou jednotkou. Přivedením impulzu na vstup S spúšťané-ho generátora 4 sa na jeho výstupe objavíimpulz, ktorého šířka je pevne stanovenás presnosťou zodpovedajúcou přesnosti pie-zoelektrickej kryštálovej jednotky. Konkrét-na šířka impulzu sa určuje tak, aby bolaváčšia, alebo sa rovnala minimálnej dovo-lenej době integrácie. V spúšťanom generá-tore impulzu 4 sa impulzom na vstupe Spřeklopí preklápací obvod 41 a pri najbliž-šom aktívnom přechode logickej úrovně navstupe C2 preklápacieho obvodu 42 sa pře-klopí aj tento obvod. Tým je daný začiatokklúčovacieho impulzu. Ukončenie klúčova- » cieho impulzu je dané vznikom přenosu na-hor v počítadle impulzov 43. Synchronizá-tor tvořený preklápacími obvodmi 41, 42sa vtedy uvedie do povodného pokojovéhostavu. Počítadlom impulzov 43 sa tým uve-die do pokojového nulového stavu. Uvede-nou činnosťou sa dosahuje, že šířka gene-rovaného klúčovacieho impulzu je rovnáN periodám signálu na vstupe Cc, nezávisleod impulzu na vstupe S, N je přitom číslo,zodpovedajúce stavu počítadla impulzov 43,pri ktorom nastáva přenos nahor. K!účovacím impulzom na výstupe spúš-ťaného generátora impulzu 4 sa uvolní čís-licová integrácia v integrátore 1 a po dobutrvania impulzu sa v číslicovom sčítacomobvode integrátora 1 integruje údaj, zod-povedajúci napatiu na vstupe integrátora1. Po skončení klúčovacieho impulzu sa vy-hodnotí výstupný údaj číslicového, integrá-tora 1 a porovná sa s předpokládanou hod-notou, vyplývajúcou z údaja číslicovéhovoltmetra 3. Číslicový integrátor 1 sa potomThe frequency divider input 45 is coupled to the output of the oscillator 44, which is controlled by a piezoelectric crystal unit. By applying a pulse to the input S of the triggered generator 4, a pulse whose width is fixed with accuracy corresponding to the accuracy of the piezoelectric crystal unit appears at its output. Specifically, the pulse width is determined to be sore or equal to the minimum allowable integration time. In the trigger pulse generator 4, a flip-flop circuit 41 is flipped at the input pulse, and this circuit is flipped over at the next active transition of the logic level of input C2 of the flip-flop circuit. This gives a start-loop pulse. The termination of the key pulse is given by the on-horizon transmission in the pulse counter 43. The synchronizer formed by the flip-flops 41, 42sa is then brought into the flood room. By means of the pulse counter 43, this is brought to a zero standby state. This activity achieves that the width of the generated keying pulse is equal to the signal periods at the input Cc, independent of the pulse at the input S, N being the number corresponding to the pulse counter 43 at which upward transmission occurs. The keying pulse at the output of the trigger pulse generator 4 releases the numeric integration in integrator 1, and after the pulse is energized, the digital input of integrator 1 integrates the voltage input at the integrator input 1. Upon completion of the keying pulse, the output value of the digital integrator 1 is evaluated and compared with the predicted value resulting from the digital voltmeter 3.

Claims

In testing the digital integrator 1, several values of input voltage are passed through the allowance range within the allowable range. The input voltage of the digital integrator 1 is set on the adjustable source 2 according to the digital voltmeter 3. Calibration The digital integrator 1 evaluates the output value with the input voltage selected, and the integral integrator 1 adjusts the integral time constant so that the output data for a given input voltage corresponds to the UE dMe t Connections for testing and calibration of the digital integrators indicated by The female first input terminal (11) and the type input terminal (12) of the integrator (1) is a parallel connected digital voltmeter (3) and a prescribed integration time constant. their operation or in their development. An advantage of the engagement is that the pulse generator can be pulsed like a digital integrator so that testing and calibration with an adjustable adjustable voltage source and digital voltmeter is quick and simple. The advantage of the method and the connection of the underlay is that a high precision is achieved even at relatively small values of the digital integrator input voltage. an adjustable, unidirectional source of voltage (2) and a pulse generator (4) is connected to the docking clamp (13), the digital integrator (1) being provided with a reset terminal (14) and an output connector (15).

2 sheets of drawings