CS231492B1 - Zapojení automatického regulátoru čtecí úrovně číslicového signálu - Google Patents
Zapojení automatického regulátoru čtecí úrovně číslicového signálu Download PDFInfo
- Publication number
- CS231492B1 CS231492B1 CS833289A CS328983A CS231492B1 CS 231492 B1 CS231492 B1 CS 231492B1 CS 833289 A CS833289 A CS 833289A CS 328983 A CS328983 A CS 328983A CS 231492 B1 CS231492 B1 CS 231492B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- digital signal
- comparator
- source
- Prior art date
Links
Landscapes
- Picture Signal Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Zapojení automatického regulátoru ětecí úrovně číslicového signálu řeší problém vytváření výstupního napětí čtecí úrovně číslicového signálu pro sdružený televizní Signál s číslicovou složkou, určený pro použití v rozhlasové družicové službě. Podstata vynálezu spočívá v tom, že výstup regulačního komparátoru /Kr/, na jehož neinvertující vstup /1/ je připojen zdroj /ZU1/ sdruženého číslicového signálu, je připojen na první vstup dvouvstupového součinového logického členu /H/, přičemž na druhý vstup logického součinového členu /H/ je připojen výstup zdroje /SI/ selekčních impulsů a výstup dvouvstupového součinového logického členu /H/ je připojen na vstup monoetabilního klopného obvodu /Mk/ připojeného na vstup integrátoru /1/ spojeného se vstupem děliče napětí /D/, zdroj /ZU^/ sdruženého číslicového signálu je připojen současně na neinvertující vstup /3/ čtecího komparátoru /Kč/, zatímco výstup integrátoru /1/ je připojen na invertující vstup /2/ regulačního komparátoru /Kr/, a výstup děliče napětí /D/ je připojen na invertující vstup /4/ čtecího komparátoru /Kč/. Řešení lze uplatnit v oblasti RDS,'jeho podstata vyplývá z připojeného výkresu.
Description
(54) Zapojení automatického regulátoru čtecí úrovně číslicového signálu
Zapojení automatického regulátoru ětecí úrovně číslicového signálu řeší problém vytváření výstupního napětí čtecí úrovně číslicového signálu pro sdružený televizní Signál s číslicovou složkou, určený pro použití v rozhlasové družicové službě.
Podstata vynálezu spočívá v tom, že výstup regulačního komparátoru /Kr/, na jehož neinvertující vstup /1/ je připojen zdroj /ZU1/ sdruženého číslicového signálu, je připojen na první vstup dvouvstupového součinového logického členu /H/, přičemž na druhý vstup logického součinového členu /H/ je připojen výstup zdroje /SI/ selekčních impulsů a výstup dvouvstupového součinového logického členu /H/ je připojen na vstup monoetabilního klopného obvodu /Mk/ připojeného na vstup integrátoru /1/ spojeného se vstupem děliče napětí /D/, zdroj /ZU^/ sdruženého číslicového signálu je připojen současně na neinvertující vstup /3/ čtecího komparátoru /Kč/, zatímco výstup integrátoru /1/ je připojen na invertující vstup /2/ regulačního komparátoru /Kr/, a výstup děliče napětí /D/ je připojen na invertující vstup /4/ čtecího komparátoru /Kč/.
Řešení lze uplatnit v oblasti RDS,'jeho podstata vyplývá z připojeného výkresu.
Vynález se týká zapojení automatického regulátoru čtecí úrovně číslicového signálu pro vytvoření výstupního napětí čtecí úrovně číslicového signálu.
Je známo, že dosud známé čtecí obvody číslicového signálu zpravidla aplikují napěťové komparátory s pevným předpětím, k jejichž vstupu je přiváděn číslicový signál s konstantní vrcholovou úrovní. Konstantní vrcholová úroveň je zajištěna bud přímo přenosovými podmínkami v číslicovém kanálu, nebo s užitím automatického regulátoru předřazeného čtecímu obvodu. Obdobné zapojení lze využít v dekódovačích sdruženého televizního signálu, sestávajícího z analogové složky standardního televizního signálu a z číslicové složky, umístěné v oblasti řádkového zatemnění.
Nedostatkem tohoto řešení v přijímači sdruženého televizního signálu je nutnost užití automatického regulátoru, zpracovávajícího vzhledem k svému uspořádání současně složku číslicovou a analogovou. Přitom zkreslení typu diferenciálního zisku a diferenciální fáze, prakticky neovlivňuje kvalitu zpracování číslicové složky, degraduje kvalitu zpracování složky obrazové.
Výše uvedené nedostatky odstraňuje zapojení automatického regulátoru čtecí úrovně číslicového signálu s použitím nejméně jednoho čtecího komparátoru. Podstata vynálezu spočívá v tom, že výstup regulačního komparátoru, na jehož neinvertující vstup je připojen zdroj sdruženého číslicového signálu, je připojen na první vstup dvouvstupového součinového logického členu, přičemž na druhý vstup dvouvstupového součinového logického členu je připojen výstup zdroje selekčních impulsů. »
Výstup dvouvstupového součinového logického členu je připojen na vstup monostabilního klopného obvodu připojeného na vstup integrátoru spojeného se vstupem děliče napětí, zdroj sdruženého číslicového signálu je připojen současně na neinvertující vstup čtecího komparátoru, zatímco výstup integrátoru je připojen na invertující vstup regulačního komparátoru, a výstup děliče napětí je připojen na invertující vstup čtecího komparátoru.
Pro použití tohoto zapojení automatického regulátoru čtecí úrovně číslicového signálu v přijímači sdruženého televizního signálu je výhodou skutečnost, že nejsou kladeny nároky na stabilizaci úrovně signálu na vstupu čtecího obvodu, nebot regulační proces je vztažen k' vyhodnocení čtecí úrovně. Vlastní sdružený signál není regulátorem ovlivňován. Odtud vyplývá i další výhoda zapojení, spočívající v tom, že v procesu regulace nedochází ke zkreslení žádné ze složek zpracovávaného sdruženého signálu. Automatickou regulací čtecí úrovně se získá možnost optimálního čtení číslicového signálu, což prakticky znamená čtení s minimální poruchovostí.
Zapojení automatického regulátoru čtecí úrovně číslicového signálu bude následovně blíže popsáno v příkladném provedení s pomocí připojeného vyobrazení, znázorňujícího základní zapojení.
Vstup zdroje ZU^ sdruženého televizního signálu s číslicovou složkou o vrcholovém napětí je připojen k paralelně spojeným neinvertujícím vstupům 1 a 3 napěťových komparátorů Kr a Kč. Regulační komparátor Kr je určen pro rozhodování, zda vrcholové napětí U1 vstupního signálu je větší, než stejnosměrné napětí U2, které se přivádí na invertující vstup 2 regulačního komparátoru Kr. Výstup regulačního komparátoru Kr je připojen na jeden vstup dvouvstupového součinového logického členu H, na jehož druhý vstup je připojen zdroj SI selekčních impulsů.
Dvouvstupový součinový logický člen H je určen k výběru spouštěcího impulsu pro monostabllní klopný obvod Mk. Výstup monostabilního klopného obvodu Mk je připojen ke vstupu integrátoru ][, který je určen pro vytvoření stejnosměrného napětí U2 z impulsů, přicházejících na vstup integrátoru £ z monostabilního klopného obvodu Mk. Výstup integrátoru 2 je propojen jednak s invertuj ícím vstupem regulačního komparátoru Kr a také se vstupem děliče napětí D.
Dělič napětí D je určen pro vytvoření napětí U£ čtecí úrovně. Výstup děliče napětí D je připojen na invertující vstup £ čtecího komparátoru Kč, který je určen k získání optimální číslicové složky ze sdruženého číslicového signálu.
Při funkci předmětného zapojení je sdružený televizní signál s obnovenou stejnosměrnou
Claims (1)
- PŘEDMfiT VYNÁLEZUZapojení automatického regulátoru čtecí úrovně číslicového signálu s použitím nejméně jednoho čtecího komparátoru, vyznačené tím, že výstup regulačního komparátoru /Kr/, na jehož t neinvertujíci vstup /1/ je připojen zdroj /ζυχ/ sdruženého číslicového .signálu, je připojen na první vstup dvouvstupového součinového logického členu /H/, přičemž na druhý vstup logického součinového členu /H/ je připojen výstup zdroje /SI/ selekčních impulsů a výstup- dvouvstupového součinového logického členu /H/ je připojen na vstup monostabilního klopného ' obvodu /Mk/ připojeného na vstup integrátoru /1/ spojeného se vstupem děliče napětí /D/, zdroj /Ζϋχ/ sdruženého číslicového signálu je připojen současně na neinvertujíci vstup /3/ čtecího komparátoru /Kč/, zatímco výstup integrátoru /1/ je připojen na invertující vstup /2/ regulačního komparátoru /Kr/, a výstup děliče napětí /D/ je připojen na invertující vstup /4/ čtecího komparátoru /Kč/.1 výkres
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS833289A CS231492B1 (cs) | 1983-05-10 | 1983-05-10 | Zapojení automatického regulátoru čtecí úrovně číslicového signálu |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS833289A CS231492B1 (cs) | 1983-05-10 | 1983-05-10 | Zapojení automatického regulátoru čtecí úrovně číslicového signálu |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS328983A1 CS328983A1 (en) | 1984-03-20 |
| CS231492B1 true CS231492B1 (cs) | 1984-11-19 |
Family
ID=5372492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS833289A CS231492B1 (cs) | 1983-05-10 | 1983-05-10 | Zapojení automatického regulátoru čtecí úrovně číslicového signálu |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS231492B1 (cs) |
-
1983
- 1983-05-10 CS CS833289A patent/CS231492B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS328983A1 (en) | 1984-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5400083A (en) | Noise reduction apparatus for video signal | |
| DE4119398A1 (de) | Diversity-empfangsgeraet | |
| US4631589A (en) | Dark level restoring circuit | |
| US5008753A (en) | Clamp system used for television signal | |
| US4965669A (en) | Apparatus for digitally controlling the D.C. value of a processed signal | |
| US4523223A (en) | Method and apparatus for controlling the digital chrominance signals of a color television receiver | |
| US4581642A (en) | Televison noise reduction system for a signal source having variable picture repetition | |
| CA1180070A (en) | Adaptive filter | |
| US5216509A (en) | Sampler hold circuit for CCD image-sensor signal | |
| US5798802A (en) | Video signal clamping circuit | |
| GB1323435A (en) | Dropout compensator for colour television | |
| JPH02223869A (ja) | 雑音測定装置 | |
| CS231492B1 (cs) | Zapojení automatického regulátoru čtecí úrovně číslicového signálu | |
| KR840001984A (ko) | 비데오 신호 피이크(peak) 시스템내의 보상 클램핑 회로 | |
| JPH0532948B2 (cs) | ||
| EP0561556A1 (en) | Video signal equalizer | |
| US4157569A (en) | Television receiver having a synchronous detection circuit and a frequency deviation-detection circuit to achieve a wide frequency range control function | |
| US2675423A (en) | Direct-current restorer system for compensating for the finite impedance of restoring tubes | |
| GB2154089A (en) | Broadcast signal transmitters | |
| US5146332A (en) | Video signal delay circuit having self adjusting gain | |
| JPS6235313B2 (cs) | ||
| DE69604107T2 (de) | Farbsignaldemodulator geeignet für PAL- und SECAM-Fernsehempfänger | |
| EP0306621B1 (de) | Schaltung zur Kompensation der durch ein Verwischungssignal hervorgerufenen Störungen in Satelliten-Fernsehempfängern | |
| EP0228260B1 (en) | Signal offset circuitry for digital deghosting system | |
| US4598315A (en) | Signal processing apparatus and method of operating such apparatus |