CS230869B1

CS230869B1 - Connexion for logical probe with counter

Info

Publication number: CS230869B1
Application number: CS823692A
Authority: CS
Inventors: Peter Lachovic; Jaroslav Petrik
Original assignee: Peter Lachovic; Jaroslav Petrik
Priority date: 1982-05-19
Filing date: 1982-05-19
Publication date: 1984-08-13
Also published as: CS369282A1

Description

Vynalož sa týká zapojenia logickej sondy s čítačom najma pre vyšetrovanie statických a dynamických dejov prebiehajúcich v číslicových zariadeniach s logickými úrovňami TTL.The invention relates to the connection of a logic probe with a counter, in particular for the investigation of static and dynamic events taking place in digital devices with logical TTL levels.

Doteraz používané známe zapojenia logických sond, slúžiacich k meraniu v číslicových zariadeniach pracujúcich s logickými úrovňami TTL, podávajú len obmedzené množstvo informácií o stave a priebehu logického signálu, resp. tieto informácie sú nepřesné. Súbor informácií poskytovaný známými zapojeniami logických sond, resp. ich přesnost sa líši kus od kusu, ale vo všeobecnosti sa dajú vyměňovat tieto vyskytujúce sa nevýhody. Zapojenia logických sond vyhodnocujú vstupné hodnoty TTL úrovní, nezachytávajú úzké impulzy, nerozlišujú počet zachytených impulzov, nevyhodnocujú zakázaný interval vstupného napátia, resp. beznapatový vstup, nedávajú informáciu o přeplnění čítača pokial’ sú ním vybavené, neinformujú o napatí, ktorým sú napájané, vstupné napátie rozděluje iba do troch intervalov, změny napájacieho napátia né2 priaznivo vplývajú na nastavené hranice intervalov apod. Známe zapojenia logických sond majú aspoň jednu alebo obyčajne niekoíko z týchto vyměňovaných nevýhod.The known logic probe connections used to measure in digital devices operating with TTL logic levels used so far provide only a limited amount of information on the state and course of the logic signal, respectively. this information is inaccurate. A set of information provided by known logic probe connections, respectively. their accuracy varies from one piece to another, but in general these disadvantages can be exchanged. Logic probe connections evaluate input values of TTL levels, do not capture narrow pulses, do not distinguish the number of pulses captured, do not evaluate forbidden input voltage interval, respectively. voltage-free input, do not give information about the overfill of the counter if they are equipped with it, do not inform about the voltage they are feeding, the input voltage divides only into three intervals, changes in the supply voltage n2 favorably affect the set interval limits, etc. Known logic probe connections have at least one or usually several of these exchanged drawbacks.

Uvedené nevýhody logických sond odstraňuje zapojenie logickej sondy s čítačom, najmá pre vyšetrovanie statických a dynamických dejov, prebiehajúcich v číslicových zariadeniach, podlá vynálezu. Podstata vynálezu sočívá v tom, že zapojenie pozostáva z napáťového obmedzovača, ktorého výstup je spojený s paralelné spojenými vstupmi prvého, druhého, tretieho a štvrtého komparátora. Přitom prvý výstup prvého komparátora je spojený s čítačom a druhý výstup prvého komparátora je vedený paralelné na vstup prvého indikátora, na prvý vstup druhého indikátora a súčasne na prvý vstup monostabilného klopného obvodu. Výstup druhého komparátora je spojený s druhým vstupóm druhého indikátora a výstup tretieho komparátora je vedený paralelné na třetí vstup druhého indikátora, na vstup tretieho indikátora a na druhý vstup monostabilného klopného obvodu, ktorého výstup je spojený so štvrtým vstupom druhého indikátora a výstup čtvrtéhokomparátora je spojený s druhým vstupom tretieho komparátora.These disadvantages of logic probes are overcome by the connection of a logic probe with a counter, especially for investigating static and dynamic events taking place in digital devices according to the invention. The principle of the invention is that the circuitry consists of a voltage limiter whose output is connected to parallel connected inputs of the first, second, third and fourth comparators. The first output of the first comparator is connected to the counter and the second output of the first comparator is led parallel to the input of the first indicator, to the first input of the second indicator and simultaneously to the first input of the monostable flip-flop. The output of the second comparator is coupled to the second input of the second indicator and the output of the third comparator is parallel to the third input of the second indicator, the input of the third indicator and the second input of the monostable flip-flop. the second input of the third comparator.

Sonda podlá vynálezu umožňuje vyhodnotit výstupné úrovně logiky TTL, tj. 0,4 V a 2,4 V zachytává impulzy šířky aspoň 15 ns bez ohladu na ich orientáciu a opticky ich znázorní, indikuje počet zachytených impulzov do počtu patnásť včítane, informuje o příchode viacerých impulzov než patnásť, je schopná rozlišit vstupné napatie v piatich intervaloch, nezaťažuje meraný obvod, čiže informuje o skutočných pomeroch v logickej sieti, změny napájacieho napatia v rozmedzí — 10 % vyplývajú na nastavené hranice intervalov len nepatrné, umožňuje informativně použitie aj v logike DTL, informuje o správnej hodnotě napájacieho napatia, resp. o jeho nízkej alebo vysokej hodnotě, je vybavená ochranou vstupu. Zapojenie Togickěj sondy podlá vynálezu umožňuje prevádzanie meraní bez nutnosti používania iných objemnějších a nákladných meracích prístrojov. Je výhodná pre prácu v teréne, kde sortiment přístupných diagnostických pomocok je obmedzený. Praktické prevedenie zapojenia s plošným spojom umožňuje zabudovanie sondy do puzdra ovládaného jednou rukou. Zapojenie logickej sondy podlá vynálezu umožňuje rýchle odhalenie chyby alebo overenie správnej funkcie číslicového obvodu. Sonda kumuluje v sebe do určitej miery vlastnosti voltmetra, osciloskopu a čítača.The probe according to the invention makes it possible to evaluate the output levels of the TTL logic, i. 0.4 V and 2.4 V captures pulses of at least 15 ns width regardless of their orientation and optically displays them, indicates the number of pulses captured up to fifteen, including the arrival of more pulses than fifteen, is able to distinguish input voltage at five intervals does not load the measured circuit, so it informs about real conditions in the logical network, changes in the supply voltage in the range - 10% result on the set interval intervals only slight, allows informative use also in the logic DTL, informs about the correct value of supply voltage, respectively. low or high value, it is equipped with input protection. The incorporation of the Togick probe according to the invention allows measurements to be carried out without the need for other bulky and expensive measuring instruments. It is advantageous for field work where the range of accessible diagnostic aids is limited. The practical design of the printed circuit board allows the probe to be built into a single-hand case. The connection of the logic probe according to the invention allows a quick error detection or verification of the correct functioning of the digital circuit. The probe cumulates to a certain extent the properties of a voltmeter, oscilloscope and counter.

Příklad zapojenia podlá vynálezu je znázorněný na pripojenom obrázku — blokovej schéme zapojenia.An example of a wiring according to the invention is shown in the attached figure - wiring diagram.

Zapojenie logiekej sondy s čítačom pozostáva z napaťovéhó obmedzovača 1, ktorého výstup je spojený s paralelné spojenými vstupmi prvého, druhého, tretieho a štvrtéhó komparátora 2, 3, 4, 5. Prvý z výstupův 11 prvého komparátora 2 je spojený s čítačóm 8 a druhý výstup 12 prvého komparátora 2 je vedený paralelné na vstup prvého indikátora 6, na prvý vstup 13 druhého indikátora 9 a súčasne na prvý vstup 17 monostabilného klopného obvodu 10. Výstup druhého komparátora 3 je spojený s druhým vstupom 14 druhého indikátora 9. Výstup tretieho komparátora 4 je vedený paralelné na třetí vstup 15 druhého indikátora 9, na vstup tretieho indikálora 7 a na druhý vstup monostabilného klopného obvodu 10, ktorého výstup je spojený so štvrtým vstupom 16 druhého indikátora 9. Výstup štvrtéhó komparátora 5 je spojený s druhým vstupom tretieho komparátora 4.The connection of the logic probe to the counter consists of a voltage limiter 1 whose output is connected to parallel connected inputs of the first, second, third and fourth comparators 2, 3, 4, 5. The first of the outputs 11 of the first comparator 2 is connected to the counter 8 and the second output. 12 of the first comparator 2 is led parallel to the input of the first indicator 6, to the first input 13 of the second indicator 9 and simultaneously to the first input 17 of the monostable flip-flop 10. The output of the second comparator 3 is connected to the second input 14 of the second indicator 9. connected parallel to the third input 15 of the second indicator 9, the input of the third indicator 7 and the second input of the monostable flip-flop 10, the output of which is connected to the fourth input 16 of the second indicator 9. The output of the fourth comparator 5 is connected to the second input of the third comparator 4.

Vstupný, meraný signál vstupuje do napaťového obmedzovača 1, ktorý tvoří ochranu dalších prvkov před zápornějším vstupným napatím než —0,6 V a kladnějším vstupným napatím než 18 V. Ináč prochádza vstupný signál týmto obmedzovačomv bez úpravy. Signál z obmedzovača 1 sa privádza súčasne na štyri komparátory 2, 3, 4, 5, ktoré sú nastavené na rožne úrovně klopenia. Ak je vstupný signál komparátorov v rozmedzí 0 až 0,4 V, komparátor 2 sa nastaví do aktívneho stavu a jeho výstupný signál vybudí indikátor 6, čo sa prejaví rozsvietením jeho segmentu významom logická nula. Zároveň výstupný signál komparátora 2 sa privádza ako vstupný signál indikátora 9 a blokuje trvalé rozsvietenie jeho segmentu s významom — zakázaný stav. Vstupný signál komparátorov v rozmedzí 0,4 V až 0,8 V neaktivuje žiadny z komparátorov, takže všetky segmenty indikátorov ostávajú nerozsvietené.The input, measured signal enters the voltage limiter 1, which protects the other elements from a more negative input voltage than -0.6 V and a more positive input voltage than 18 V. Otherwise, the input signal passes through this limiter without modification. The signal from the limiter 1 is fed simultaneously to four comparators 2, 3, 4, 5, which are set to different tilt levels. If the comparator input signal is in the range of 0 to 0.4 V, the comparator 2 is set to its active state and its output signal is energized by indicator 6, which results in its segment lit up meaning logic zero. At the same time, the output signal of the comparator 2 is supplied as the input signal of the indicator 9 and blocks the permanent illumination of its segment with the meaning - disabled state. The comparator input signal in the range of 0.4 V to 0.8 V does not activate any of the comparators, so all indicator segments remain unlit.

Vstupný signál komparátorov rozmedzí 0,8 V až 2,4 V nastaví do aktívneho stavu iba komparátor 3, ktorý dodává vstupný signál pre indikátor 9, ktorý sa týmto vybudí, čo sa prejaví rozsvietením jeho segmentu s významom — zakázaný stav.The comparator input signal ranging from 0.8 V to 2.4 V sets only the comparator 3 to the active state, which supplies the input signal for the indicator 9, which is excited, which is reflected in the illumination of its segment - meaning disabled.

Vstupný signál komparátov s rozmedzí 2,4 V až 5 V nastaví do aktívneho stavu komparátory 3 a 4. Výstupný signál komparátora 4 vybudí indikátor 7, čo sa prejaví rozsvietením jeho segmentu s významom — logická jednička. Zároveň výstupný signál komparátora 4 sa privádza ako vstupný signál indikátora 9 a blokuje rozsvitenie jeho segmentu. Výstupný signál komparátora 3 je sice aktívny a posobí ako vstupný signál pre indikátor 9, čo by málo sposobiť rozsvietenie jeho segmentu, ale blokovací signál na vstupe 15 je priorltný, teda segment zakázaného stavu sa nerozsvieti.The comparator input signal with a range of 2.4 V to 5 V sets comparators 3 and 4 to active state. The comparator 4 output signal energizes the indicator 7, which is reflected in its segment with meaning - logical one. At the same time, the output signal of the comparator 4 is supplied as the input signal of the indicator 9 and blocks the illumination of its segment. Although the output signal of the comparator 3 is active and acts as the input signal for the indicator 9, which would cause little illumination of its segment, but the blocking signal at the input 15 is a priority, i.e. the disabled state segment does not light.

Vstupný signál komparátorov nad 5 V nastaví do aktívneho stavu komparátory 3, 4 a 5. Výstupný signál komparátora 5 posobí ako vstupný signál komparátora 4 a ten zablokuje aktivovanie výstupného signálu komparátora 4. Teda výstup komparátora 4 sa javí ako keby komparátor nebol nastavený do aktívneho stavu. Aktívny výstupný signál komparátora 3 posobí ako vstupný signál indikátora 9 s významom — zakázaný stav. Súčasne působením aktívneho výstupu komparátora 5 rozsvieti sa světelná dioda s významom — napatie na vstupe vačšie ako 5 V.The comparator input signal over 5 V sets comparators 3, 4, and 5 to active state. The comparator output signal 5 acts as the comparator 4 input signal, and it blocks the comparator 4 output signal from being activated. Thus, comparator 4 output appears as if the comparator is not active. . The active output signal of comparator 3 is used as the input signal of indicator 9 with meaning - disabled state. At the same time, the active diode of comparator 5 will light up a light-emitting diode meaning that the input voltage is greater than 5 V.

V případe beznapatového vstupného signálu sú všetky komparátory nenastavené, čiže všetky segmenty Indikátorov tmavé.In the case of a potential-free input signal, all comparators are not set, so all Indicator segments are dark.

Doterajší popis sa vztahuje na statický alebo pomaly sa meniaci vstupný signál. Pre dynamický, 1'udským zrakom už nesledovatelný, periodický vstupný signál vstupujú do funkcie ďalšie bloky. Komparátory 2, 3, 4, 5 zaostávajú vo svojej funkcii popísanej vyššie a rozsvecujú segmenty v pomere striedy periodického signálu. Při výskyte ojedinelých impulzov, alebo aj prechodom z jednej logickej úrovně na druhů, sa aktivujú okrem iných výstupov striedavo výstupy komparátorov 2 a 4. Tieto výstupy působia ako vstupné signály monostahilného obvodu 10, ktorý je nimi spúšťaný a svojim vstupom posobiacim ako vstupný signál indikátora 9 spůsobuje krátkodobé rozsvietenie cca 150 ms jeho segmentu bez ohl'adu na stav blokovacích vstupných signálov na vstupoch 13 a 15. Týmto sposobom je umožněné pozorovanie aj vel'mi krátkých impulzov do obidvoch logických úrovní.The present description refers to a static or slowly changing input signal. For a dynamic, unobservable, human-readable, periodic input signal, additional blocks enter the function. Comparators 2, 3, 4, 5 lag behind in their function as described above and light up the segments at the ratio of the periodicity of the periodic signal. In the case of sporadic pulses, or when switching from one logical level to the other, comparator outputs 2 and 4 are activated alternately. These outputs act as input signals of the monostable circuit 10, which is triggered by them, and by their input as the input signal of indicator 9 causes a short-term illumination of approximately 150 ms of its segment regardless of the state of the blocking input signals at inputs 13 and 15. This way it is possible to observe even very short pulses to both logical levels.

Výstupný signál komparátora 2 je připojený na vstup čítača 8 v bodinárnom kóde, ktorý má tiež indikáciu připravenosti pri vynulovaní a pretečenia pri příchode viacerých než 15tich impulzov. Indikácia každého bitu ako aj připravenosti a preplnenosti je realizovaná světelnými diodami.The output signal of the comparator 2 is connected to the input of the binary code counter 8, which also has an indication of readiness at zero and overflow when more than 15 pulses are received. Indication of each bit as well as readiness and overfill is realized by light emitting diodes.

Staticky rovnako sa prepravujúce intervaly vstupného napatia — beznapaťový 0,4 V až 0,8 V sa dajú rozlišit dynamicky. Přiložením napatia v intervale 0,4 V až 0,8 V zostane segment zakázaného stavu tmavý, v opačnom případe blikne na dobu 150 ms. Zapojenie logickej sondy je doplněné samostatným obvodom, ktorý vykonává funkciu vyhodnocován,ie napájacieho napatia v troch intervaloch — nízké, správné, vysoké. Indikácia týchto intervalov je převedená jedinou světelnou diodou. V případe nízkého napájania svieti, pri správnom bliká, pri vysokom nesvieti. Hranice intervalov sú nastavitelné.Statically the same input voltage intervals - voltage-free 0.4 V to 0.8 V can be distinguished dynamically. Applying a voltage in the range of 0.4 V to 0.8 V keeps the disabled segment dark, otherwise it flashes for 150 ms. The connection of the logic probe is supplemented by a separate circuit that performs the function of evaluating, ie the supply voltage at three intervals - low, correct, high. The indication of these intervals is converted by a single LED. In case of low power, it lights up, if it flashes correctly, it does not light up when high. The interval limits are adjustable.

Ďalej tento obvod chrání obvody logickej sondy před vysokým napájacím napátím a před napájacím napatim s opačnou polaritou.Further, this circuit protects the logic probe circuitry from high supply voltage and reverse polarity supply voltage.

Zapojenie podlá vynálezu představuje logická sondu použitelná pri diagnostike zariadení číslicovej techniky úrovně TTL. Využitie sondy prichádza do úvahy hlavně pri konštrukcii, oživovaní a opravách zariadení pracujúcich s diskrétnymi úrovňami signálov.The circuitry of the invention is a logic probe useful in the diagnosis of TTL digital technology devices. The use of the probe comes into consideration mainly in the construction, commissioning and repair of devices working with discrete signal levels.

Claims

Connection of a logic probe with a counter, in particular for investigating static and dynamic events taking place in digital devices, characterized in that it consists of a napaf limiter (1), the output of which is connected to parallel connected inputs of the first, second, third and fourth comparators , 3, 4, 5), wherein the first output (11) of the first campaigner (2) is connected to a counter (8) and the second output (12) of the first comparator (2) is connected in parallel to the input of the first indicator (6), input (13) of the second indicator (9) and at the same time not to the first input (17) of the monostable flip-flop (10), the output of the second comparator (3) being connected to the second input (14) of the second indicator (9) and the output of the third comparator 4j is connected in parallel to the third input (15) of the second indicator (9), to the input of the third indicator (7) and to the second input (18) of the monostahlous flip-flop (10), the output of which is the inlet (16) of the other indicator (9), while the ^one output of the fourth comparator (5) is connected to the second input (19) of the third comparator (4).