CS230540B1 - Zapojení blokovatelného astabilního klopného obvodu - Google Patents

Description

Vynález se týká zapojení blokovatelného astabilního klopného obvodu, jenž se po uvolnění rozkmitá. Doposud známé blokovatelné astabilní klopné obvody, sestavené ze dvou hradel NAND, trpí nedostatkem, že se po uvolnění často nerozkmitají, což znamená poruchový stav.

Uvedená nevýhoda stávajícího stavu blokovatelného astabilního klopného obvodu se odstra ní zapojením blokovatelného astabilního klopného obvodu podle vynálezu, zhotoveného ze dvou hradel NAND, dále ze třech kondenzátorů a třech odporů, jehož podstata spočívá v tom, že výstup prvního hradla NAND je přes první kondenzátor propojen s paralelně propojenými vstupy druhého hradla NAND a současně s výstupem astabilního klopného obvodu, kde vstupy druhého hradla NAND jsou přes odpor propojeny s potenciálem nula voltů, kde výstup druhého hradla NAND je přes druhý kondenzátor propojen se vstupem prvního hradla NAND, přičemž vstup prvního hradla NAND je přes odpor propojen s potenciálem nula voltů a dále přes odpor a sériově zapojený třetí kondenzátor s blokovacím vstupem téhož prvního hradla NAND, přičemž blokovací vstup prvního hradla NAND je propojen s řídicím vstupem astabilního klopného obvodu.

Výhodou zapojení blokovatelného astabilního klopného obvodu podle vynálezu je jeho značná jednoduchost, bez nutnosti rozšíření obvodu o třetí hradlo.

Zapojení blokovatelného astabilního klopného obvodu podle vynálezu je v příkladu znázorněno na přiloženém výkresu, znázorňující blokové schéma příkladného provedení zapojení.

Zapojení blokovatelného astabilního klopného obvodu, se zaručeným startem, podle vynálezu sestává z prvního hradla 2 NAND, jehož výstup _c je přes první kondenzátor J propojen s paralelně spojenými vstupy .d, druhého hradla NAND.

Z výstupu £ prvního hradla 2 NAND jsou vyvedeny impulsy požadovaného kmitočtu na výstup A astabilního klopného obvodu. Oba paralelně spojené vstupy d, £ druhého hradla 5 NAND jsou přes odpor £ propojeny s potenciálem OV nula voltů. Výstup £ druhého hradla 5 NAND je přes druhý kondenzátor £ propojen se vstupem & prvního hradla £ NAND. Vstup £ prvního hradla £ NAND je přes odpor 8 a s tímto sériově zapojeným třetím kondenzátorem £, propojen s blokovacím vstupem £ téhož prvního hradla £ NAND. Déle je vstup £ prvního hradla £ NAND propojen přes odpor £ a potenciálem OV nula voltů. Blokovací vstup b prvního hradla £ NAND je vyveden na řídicí vstup B astabilního klopného obvodu.

Za provozu, je-li přiveden na blokovací vstup £ prvního hradla £ NAND z řídicího vstupu £ astabilního klopného obvodu signál L, je výstup £ prvního hradla £ NAND trvale ve stavu H a astabilní klopný obvod je blokován. Protože tento statický stav trvá, nabíjí se první kondenzátor £ přes odpor 4,, jelikož na výstupu £ prvního hradla £ NAND je trvale signál H.

S přibývajícím nábojem na prvním kondenzátoru £, klesá napětí na vstupech d, £ druhého hradla £ NAND. Jakmile toto napětí poklesne cca pod 1,4 V, přepne druhé hradlo £ NAND a jeho výstup f přejde do stavu H. Nyní se nabíjí druhý kondenzátor £ přes odpor £. S přibývá- j jícím nábojem na druhém kondenzátoru £, klesá napětí na vstupu £ prvního hradla £ NAND až je na tomto vstupu £ signál L. To mé za následek, že v okamžiku před požadovaným uvolněním astabilního klopného obvodu je na obou vstupech £, £ prvního hradla £ NAND signál L.

V okamžiku požadovaného uvolnění astabilního klopného obvodu, tj., když se přivádí z řídícího vstupu B astabilního klopného obvodu signál H na blokovací vstup £ prvního hradla £ NAND, nemůže toto hradlo £ při původním známém zapojení astabilního klopného obvodu přepnout, protože na jeho vstupu £ je ještě signál L. V zapojení dle vynálezu však současně s přivedením signálu H na blokovací vstup £ prvního hradla £ NAND z řídicího vstupu B astabilního klopného obvodu, projde tento signál H přes dosud nenabitý třetí kondenzátor £ a odpor £ na vstup £, prvního hradla £ NAND.

Tím jeho výstup £ přejde do stavu L. Podmínkou další činnosti je, že časová konstanta RC odporu £ a třetího kondenzátoru £, je větší než časová konstanta RC odporu £ a prvního kondenzátoru £. První kondenzátor £ se přes odpor £ vybíjí, nebol výstup prvního hradla £ NAND je po dobu časové konstanty RC odporu £ a třetího kondenzátoru £ ve stavu L. Po uplynutí časové konstanty RC odporu £ a třetího kondenzátoru £ je na vstupu £ prvního hradla £ NAND opět signál L. Výstup £ prvního hradla £ NAND tudíž přejde do stavu H.

Tento signál H projde nenabitým prvním kondenzátorem £ na vstupy £, £ druhého hradla £ NAND, jehož výstup £ tím přejde do stavu L. První kondenzátor £ se nyní nabíjí přes odpor £ a druhý kondenzátor £ se vybíjí přes odpor £. Se vzrůstajícím nábojem prvního kondenzátoru £ klesá napětí na vstupech £, £ druhého hradla £ NAND. Jakmile toto napětí poklesne asi pod 1,4 V, přepne druhé hradlo £ NAND a jeho výstup £ přejde do stavu H.

Tento signál H projde přes nenabitý druhý kondenzátor £ na vstup £ prvního hradla £ NAND, jehož výstup £ tím přejde do stavu L. Druhý kondenzátor 6 se nyní nabíjí přes od- , por £ a první kondenzátor £ se vybíjí přes odpor £. Se vzrůstajícím nábojem na druhém kondenzátoru £ klesá napětí na vstupu £ prvního hradla £ NAND až toto hradlo £ opět přepne.

Tím se astabilní klopný obvod bezpečně nastartoval a z výstupu £ prvního hradla £ NAND i lze na výstup A astabilního klopného obvodu odebírat impulsy požadovaného kmitočtu. Přivedením signálu L z řídicího výstupu B astabilního klopného obvodu na blokovací vstup £ prvního hradla £ NAND se astabilní klopný obvod opět zablokuje.

Claims (2)

1. PŘED MĚ T VYNÁLEZU

   Zapojení blokovatelného astabilního klopného obvodu, sestávající z hradel NAND, odporů a kondenzétorů, vyznačené tím, že výstup (c) prvního hradla
2. (2) NAND je přes první kondenzátor (3) propojen s paralelně propojenými vstupy (d, e) druhého hradla (5) NAND a současně s výstupem (A) astabilního klopného obvodu, kde vstupy (d, e) druhého hradla (5) NAND jsou přes odpor (4) propojeny s potenciálem (OV) nula voltů, kde výstup (f) druhého hradla (5) NAND je přes druhý kondenzátor (6) propojen se vstupem (a) prvního hradla (2) NAND, přičemž vstup (a) prvního hradla (2) NAND je přes odpor (7) propojen s potenciálem (OV) nula voltů a dále přes odpor (8) a sériově zapojený třetí kondenzátor (1) s blokovacím vstupem (b) téhož prvního hradla (2) NAND, přičemž blokovací vstup (b) prvního hradla (2) NAND je propo jen s řídicím vstupem (B) astabilního klopného obvodu.