CS224201B1 - Method of debugging or testing computer software and apparatus for performing the method - Google Patents
Method of debugging or testing computer software and apparatus for performing the method Download PDFInfo
- Publication number
- CS224201B1 CS224201B1 CS845676A CS845676A CS224201B1 CS 224201 B1 CS224201 B1 CS 224201B1 CS 845676 A CS845676 A CS 845676A CS 845676 A CS845676 A CS 845676A CS 224201 B1 CS224201 B1 CS 224201B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- under test
- minicomputer
- input
- output
- bus
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000012360 testing method Methods 0.000 claims description 80
- 230000015654 memory Effects 0.000 claims description 45
- 230000000694 effects Effects 0.000 claims description 9
- 238000012546 transfer Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 3
- 230000000977 initiatory effect Effects 0.000 claims description 2
- 230000003993 interaction Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 claims description 2
- 230000002457 bidirectional effect Effects 0.000 claims 1
- 238000002405 diagnostic procedure Methods 0.000 claims 1
- 230000000750 progressive effect Effects 0.000 claims 1
- 108091006146 Channels Proteins 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 230000002730 additional effect Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000013142 basic testing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
Vynález se týká způsobu oživování nebo zkoušení přídavných zařízení počítačů, popřípadě jejich částí, zejména řídících jednotek, a zařízení na jeho provádění.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for reviving or testing additional computer devices, or parts thereof, in particular control units, and devices for performing the same.
Samočinný počítač středního nebo velkého rozsahu je zpravidla složitou soustavou několika samostatných zařízení, případně modulů, a celá tato soustava je spolu navzájem určeným způsobem propojena. Sestava počítače je tedy soustavou složitých částí a správná funkce celé sestavy závisí tedy mimo jiné na správné funkci jednotlivých jejích částí. Je tedy přední snahou jak výrobců počítačů, tak jejich uživatelů, zajistit správnou funkci jednotlivých částí počítače a tím zajistit spolehlivou funkci celé sestavy počítače. Vzhledem k tomu, že u obvyklých sestav počítačů tvoří přídavná zařízení většinu technického vybavení celé sestavy, je otázka dokonalého a přitom jednoduchého jejich zkoušení otázkou jednak prvotní důležitosti, jednak otázkou často střetávanou, předně u výrobce přídavného zařízení, kde se jedná o oživení zařízeni jakožto posledpí fázi výrobního postupu, dále u různých zkoušek zařízení, například prototypové zkoušky, typové zkoušky a podobně, kde se jedná o prověření technických parametrů zařízení, dále u přejímky zařízení, která zpravidla předchází kompletaci celé sestavy počítače, a konečně při provozním zkoušení nebo při výskytu poruchy zařízení v rámci sestavy počítače při obvyklém jeho provozu. Ve všech uvedených případech je nutno mít k dispozici nějaké zařízení, jehož pomocí lze uvažované zařízení zkoušet. Pouze však v posledním zmíněném případě provozního zkoušení v rámci sestavy počítače tuto funkci může, i když ani v tomto případě to nemusí obvykle být účelné, «astat vlastní centrální Část sestavy počítače, zatímco v ostatnícxi uvedených příkladech se k tomuto účelu používají speciálně konstruované simulátory, více či méně složité a dokonalé.A medium-sized or large-scale computer is usually a complex set of several separate devices or modules, and the whole set is interconnected in a specific way. The computer assembly is thus a system of complex parts, and the proper functioning of the entire assembly therefore depends, among other things, on the proper functioning of its individual parts. It is therefore a major effort of both computer manufacturers and their users to ensure the proper functioning of individual parts of the computer and thus to ensure reliable functioning of the entire computer assembly. Given that in conventional computer assemblies, ancillary devices make up the majority of the technical equipment of the entire assembly, the question of perfect yet simple testing is a question of both primary importance and a frequently encountered issue, first of all with the manufacturer of the equipment. stage of the production process, as well as various equipment tests, such as prototype testing, type testing, etc., where the technical parameters of the equipment are checked, equipment acceptance that usually precedes the assembly of the entire computer assembly, and finally operational testing or failure equipment within a computer assembly during normal operation. In all the cases mentioned above, it is necessary to have a device to test the device under consideration. However, only in the latter case of field testing within a computer assembly, this function, although in this case, may not usually be useful, may be the central part of the computer assembly, whereas in the other examples specially designed simulators are used for this purpose. more or less complex and perfect.
- 2 -.....224 201- 2 -... 224 201
Nevýhodou tonoto způsobu oživováni nebo zkoušení je především sama skutečnost, že pro každé zkoušená zařízení je nutný speciální simulátor. Kromě touo, současná přídavná zařízení, která jsou značně složitá a jejichž funkční složitost s postupujícím vývojem dále roste, kladou velmi vysoké nároky na funkci simulátoru a ten se tak stává velmi složitým zařízením. (Prakticky je vždy nutné zvolit určitý kompromis mezi neúnosnou složitostí simulátoru na straně jedné a nedokonalými jeho funkčními možnostmi na straně druhé, a to tak, aby se dosáhlo možnosti vyhovujícího vyzkoušení přídavného zařízení. Složitost simulátoru ovšem dále roste, jestliže má simulátor být viee universální, to jeat být schopen vyzkoušet dvě, popřípadě i více přídavných zařízeni různěno druhu, Konečně nevýhodou se dále jeví i ta skuté nost, že v průběhu celého cyklu výzkum-výroba -užití nejsou tyto simulátory potřebí v takovýcn počtech, jež by umožnily sériovou výrobu, takže jejich pořizovací náklady, ve srovnání například s náklady na sériově vyráběná přídavná zařízení, jsou relativně vysoké.The disadvantage of this method of animation or testing is above all the fact that a special simulator is required for each device tested. In addition to this, the current add-ons, which are very complex and whose functional complexity continues to grow with increasing development, place very high demands on the function of the simulator, which makes it a very complex device. (Practically, it is always necessary to choose a compromise between the unbearable complexity of the simulator, on the one hand, and the imperfect functionality of the simulator, on the other hand, in order to achieve satisfactory testing of the add-on device. Finally, the fact that, throughout the entire research-production-use cycle, these simulators are not needed in such numbers that would allow series production, their purchase costs are relatively high compared to, for example, the cost of mass-produced attachments.
Podstatou vynálezu je způsob oživováni nebo zkoušení přídavných zařízení počítačů, zejména těch zařízení, jejichž řídicí jednotky jsou řízeny mikroprogramem uloženým v jejích řídicích pamětech, přičemž tyto řídicí paměti jsou provedeny buď jako pevné paměti s neměnným obsanem nebo jako paměti, jejichž obsah lze měnit tím způsobem, že se do nich nahraje požadovaný obsah z vnějšího zdroje informace, přičemž uvedená zařízení s počítačem spolupracují prostřednictvím styku definovaného pro každé zařízehí, přičemž tento styk může být definován snodně pro zařízení různěno druhu a je realizován propojením počítače pomocí základní sběrnice s nlavním vstupem/výstupem přídavnéno zařízení a celý způsob je cnarakterizován tím, že posloupnost příkazů, které má zkoušené zařízení provádět, se uloží do prvaíno pole hlavní paměti počítače, a dále tyto příkazy se transformují do tvaru, který je ve snodě se stykem definovaným pro zkoušené zařízení, přičemž tímto stykem je standardní kanálový styk, v němž veškerý obousměrný přenos informací mezi zkoušeným zařízením a minipočítačem se provádí co do obsanu při exploataci zkoušeného zařízení, avšak sníženou rychlostí, popřípadě tímto stykem je sériový styk, v němž obousměrný přenos informací mezi zkoušeným zařízením a minipočítačem se provádí sériově po bitech, přičemž se provádí technickým vybavením, zatímco zbývající část tohoto způsobu se provádí programovacím vyba- 5 224 201 rením na straně minipočítače, přičemž takto transformované přítcazy se přenesou do řídicí jednotky zkoušeného zařízení k jejicn postupnému provádění, a po úspěšném dokončení každéao příkazu a stejně tak i po chybném jeho průběhu se základní sběrnicí přenesou do minipočítače základní diagnostické informace o stavu zkoušenéno zařízení a průběhu jeno činnosti při provádění příkazu a tyto informace se uloží do druhého pole hlavní paměti mi^čítače, načež se analyzuje obsah diagnostické informace a podle výsledku této analýzy se buď do zkoušeného zařízení přenese diagnostický příkaz v případě opravitelnosti stavu zkoušeného nařízeni uvedeným diagnostickým příkazem, nebo se výsledek anaýzy pouze zaznamená a případně vytiskne a pokračuje se v další zkušební činnosti v případě stavu zkoušeného zařízení, jenž nemá vliv na další zkušební činnost, nebo se zkušební činnost přeruší, výsledek analýzy se zaznamená a případně vytiskne s vyznačením potřeby technického zásadu v případě poruchového stavu zkoušenéno zařízení, načež se tento průběh zkušební činnosti opakuje dalším příkazem ze siiora uvedené posloupnosti příkazů, přičemž sledování činnosti řídicí jednotky zkoušeného zařízení na úrovni jednotlivých mikroinstrukcí probíhá za spolupůsobení iniciačního signálu TAKT, čímž se nejprve provede jedna mikroinstrukce z pořadí mikroinstrukcí, uložených v řídicí paměti zkoušenéno zařízení, zpětně se přenese informace o adrese a obsahu následující,z uvedeného pořadí,mikroinstrukce ze zkoušeného zařízení do minipočítače a uloží do třetino pole hlavní paměti a zároveň se tato informace v minipočítači vytiskne, a dále se popsaný průběh opakuje s následující mikroinstrukcí, přičemž dále ee obsah čtvrtého pole hlavní paměti minipočítače, v němž je uložen mikroprogram zkoušeného zařízení, přenáší do řídicí paměti zkoušeného zařízení a tak změny obsahu řídicí paměti ee v průběhu oživování nebo zkoušení dosahuje změnou obsahu čtvrtého pole hlavni paměti minipočítače·SUMMARY OF THE INVENTION The present invention relates to a method of reviving or testing additional computer devices, in particular those whose control units are controlled by a microprogram stored in its control memories, said control memories being either fixed or non-volatile memories or content whose contents can be changed accordingly. that the desired content is loaded from an external source of information, said devices cooperating with the computer via a contact defined for each device, which contact can be easily defined for the device of various kinds and is realized by connecting the computer via a basic bus to the main input / output an additional device and the whole method is characterized in that the sequence of commands to be performed by the device under test is stored in the first field of the main memory of the computer, and They conform to a shape that is in tune with the contact defined for the equipment under test, which contact is a standard channel contact in which all bi-directional information transfer between the equipment under test and the minicomputer is carried out in terms of occupation. is a serial interface in which the bi-directional transmission of information between the device under test and the minicomputer is carried out serially by bit, with technical equipment, while the remainder of this method is performed by the minicomputer side programming equipment. transmitted to the control unit of the tested device for its gradual execution, and after successful completion of each command as well as after its erroneous operation, the basic bus is transferred to the minicomputer the basic diagnostic information The status of the device under test and the execution of the command and this information is stored in a second field of the main memory of the meter, whereupon the contents of the diagnostic information are analyzed and according to the result of this analysis either a diagnostic command is transferred to the device under test. or the result of the analysis is only recorded and possibly printed and continued for another test activity in the case of a condition of the equipment under test that does not affect the next test activity or the test activity is interrupted, the analysis result is recorded and possibly printed technical principle in the event of a failure state of the tested equipment, after which this course of testing activity is repeated by another command from the above mentioned sequence of commands, while monitoring At the level of the individual microinstructions, the interaction of the TAKT initiation signal is performed, whereby one microinstruction is first executed in the order of the microinstructions stored in the control memory of the device under test, the address and content information is transferred back to the minicomputer. and storing the third field of the main memory while printing this information in the minicomputer, and then repeats the procedure with the following microinstruction, further transferring the contents of the fourth minicomputer main memory field containing the microgram of the test device to the test memory and thus changes the content of the control memory ee during animation or testing by changing the contents of the fourth field of the minicomputer main memory ·
K podstatě vynálezu náleží i zařízení pro provádění shora popsaného způsobu charakterizované tím, že výetup kanálového adaptéru je prostřednictvím základní sběrnice spojen s hlavním vstupem/vystupem zkoušeného zařízení na straně řídicí jednotky, výstup prvního vstupního/výstupního modulu minipočítače , opatře ný základním souborem vstupních a výstupních zařízení je prostřednictvím první přídavné sběrnice spojen s výstupem řídicí paměti, výstup druného vstupníno/výstupního modulu souboru vstupních a výstupních modulů je vodičem signálu TAKT spojenThe invention also relates to a device for carrying out the method described above, characterized in that the channel adapter outlet is connected via a basic bus to the main input / output of the control device on the control unit side, the output of the first input / output module of the minicomputer provided with a basic set of input and output the device is connected to the control memory output via the first additional bus, the output of the second I / O module of the set of input and output modules is connected by the TAKT signal conductor
224 201 s prvním pomocným vstupem zkoušeného zařízení, dále výstup třetino vstupního/výstupníno modulu je pomocí druhé přídav-né sběrnice spojen s druhým pomocným vstupem zkoušenéno zařízení a dále se vstupem řídicí paměti.Možná úprava zařízení podle vynálezu spočívá také v tom, že řídicí jednotka zkoušeného zařízení je svým vstupem napojena prostřednictvím třetí přídavné sběrnice na výstup Čtvrtého vstupního/výstupníno modulu. Jiná úprava spočívá v tom, že počet vodičů základní sběrnice je určen stykem pro zkoušené zařízení, počet vodičů v první přídavné sběrnici je a-224 201 with the first auxiliary input of the device under test, the output of one third of the input / output module is connected to the second auxiliary input of the device under test and the control memory input by means of a second auxiliary bus. the device under test is connected via its third additional bus to the output of the Fourth I / O module. Another modification is that the number of wires of the base bus is determined by the contact for the device under test, the number of wires in the first auxiliary bus is a-
cí paměti a adresových řádů, dále počet vodičů ve druhé přídav-memory and address orders, the number of wires in the second
nici je menší než počet , nebo roven počtu, vodičů v propojení mezi řídicí jednotkou a mechanickou částí zkoušeného zařízení.The test lead is less than or equal to the number of wires in the connection between the control unit and the mechanical part of the equipment under test.
V jiném provedení kanálový adaptér může být proveden jako obousměrný sérioparalelní převodník. Konečně může být kanálový adaptér zapojen mezi minipočítač a zkoušené zařízení jako samostatný konstrukční celek a na minipočítač je napojen prostřednictvím osmého vstupníno/výstupního modulu a čtvrté přídavné sběrnice.In another embodiment, the channel adapter may be a bi-directional series-parallel converter. Finally, the channel adapter can be connected between the minicomputer and the device under test as a separate assembly and is connected to the minicomputer through an eighth I / O module and a fourth additional bus.
Oživováním nebo zkoušením přídavného zařízení způsobem podle vynálezu se tak dosáhne vyššího účinku v mnoha směrech, a to za prvé dokonalého odzkoušení všecn funkcí přídavného zařízení, nebot funkční možnosti minipočítače ve srovnání se simulátory jsou podstatně vyšší, přičemž toto odzkoušení je dále možno přes ně přizpůsobit požadavkům zkoušení ve výrobě, kdy se jedná o oživování, nebo požadavkům při přejímce, popřípadě při typových zkouškácn přídavného zařízení a podobně, za druhé univerzálnosti zařízení, nebol; jím lze zkoušet přídavná zařízení různěno druhu, přičemž požadovanýcn změn se dosanuje pouze změnou zkušebního programu, popřípadě jeno části, a za třetí příznivých ekonomických relací, nebot minipočítač je zařízení sériově vyráběné, a tato skutečnost se musí, na rozdíl od spsciálnícn simulátorů , projevit v jeno ceně příznivě, přičemž je potřeba pouze nejjednodušší sestava minipočítače, a dále je možné jeho jiné využívání v době, kdy není využíván k účelům dle vynálezu, takže nedochází k prostojům investice.Thus, by reviving or testing the attachment according to the invention, a higher effect is achieved in many ways, firstly by thoroughly testing all the functions of the attachment, since the functionality of the minicomputer is considerably higher compared to the simulators. testing in production, in the case of recovery, or in acceptance requirements, or in the type testing of ancillary equipment and the like; it can be used to test additional equipment of various kinds, the required change is achieved only by changing the test program, or only part, and thirdly favorable economic relations, because the minicomputer is a mass-produced device, and this must, unlike special simulators, It is cost-effective, requiring only the simplest mini-computer assembly, and it is possible to use it other than when it is not used for the purposes of the invention, so that there is no investment downtime.
Podrobnosti vynálezu jsou vyznačeny na připojených výkresech, přičemž vlastní funkce bude podrobněji popsána na příkladném provedení vynálezu, a to pro způsob oživování a zkoušeni přídavného zařízení, jež obsahuje řídicí jednotku s nahráva224 201The details of the invention are shown in the accompanying drawings, the actual function of which will be described in more detail on an exemplary embodiment of the invention, for a method of animating and testing an auxiliary device comprising a control unit with a recording device.
- 5 telnou řídicí pa-metí, s využitím minipočítače typu ADT, přičemž je popsána i možnost zkoušení samotné řídicí jednotky.- 5 controllable memory, using an ADT mini-computer, and the possibility of testing the control unit itself is also described.
Na výkresech značí obr.l celkové uspořádání zařízení pro zkoušení přídavného zařízení, obr.2 přídavné uspořádání pro zkoušení řídicí jednotky, obr.3 způsob provedení kanálového adaptéru a obr. 4 jiné uspořádání kanálového adaptéru.In the drawings, FIG. 1 shows the overall arrangement of the device for testing the attachment, FIG. 2 shows the auxiliary arrangement for testing the control unit, FIG.
Celkové uspořádání zařízení pro oživování nebo zkoušení přídavného zařízení je na obr. 1 a vývojový diagram základní činnosti je diagram 1 níže. Zkoušené zařízeni _6, sestávající z mechanické části J3 a řídicí jednotky 8 řídicí pamětí 71 je propojeno s minipočítačem 3L* je příkladně minipočítač typuThe overall arrangement of the device for reviving or testing the attachment is shown in Fig. 1 and the flow diagram of the basic operation is diagram 1 below. The test device 6, consisting of the mechanical part 13 and the control unit 8 of the control memory 71, is connected to a minicomputer 31, for example a minicomputer of the type
ADT a který je vybaven základním souborem 2. vstupních a výstupních zařízení, obsahující například snímač pásky 21. děrovač pásky 22 a tiskárnu 23. Toto propojení je provedeno přes kanálový adaptér 2 prostřednictvím základní sběrnice 90. a to z výstupu 41 kanálového adaptéru na hlavní vstup/výstup 60 zkoušenéno zařízení Oživování a zkoušeni zařízení se pak provádí základní činností, popřípadě dále prostřednictvím přídavných činností. Při základní činnosti se nejprve do prvního pole 51 hlavní paměti $ minipočítače 2 uloží posloupnost příkazů, které má zkoušené zařízení 6. vykonávat. Následuje ČTENÍ PŘÍKAZU z prvního pole 51 hlavní paměti 2 a přečtený příkaz je dále první signálovou cestou 11 přes kanálový adaptér 4 přenesen a činnosti KANÁL transformován do tvaru, který je ve shodě se stykem definovaným pro zkoušené zařízení <>, a v tomto tvaru po základní sběrnici £0 přenesen do zkoušeného zařízení <S, kde dojde k jeho provedení. Toto provedení může proběhnout úspěšně * nebo chybně: následuje proto činnost PŘENOS, to jest přenos diagnostické informace o stavu zkoušeného zařízení G. a průběhu jeho činnosti při provádění příkazu po základní sběrnici 90 · ze zkoušeného zařízení jS prostřednictvím kanálového adaptéru a druhé signálové cesty 12 do druhého pole 52 hlavní paměti 2· Analýza této diagnostické informace se provádí činnosti DIAGNOSTIKA, a to tak, jak je ha diagramu 1 podrobně uvedeno, že se nejprve v rozhodovacím bloku PŘÍKAZ zjištuje úspěšné provedení příkazu, při záporném Výsledku se dále v rozhodovacím bloku OPRAVITELNOST zjištuje opravitelnost chybného průběhu jiným příkazem, a v případě kladného výsledku se dále v bloku OPRAVA provede tato oprava a uvedený postup se opakuje od činnosti KANÁL, v případě záporného výsledku rozhodovacího bloku OPRAVITELNOST nastává pak konecAnd equipped with a basic set of input and output devices, including, for example, a tape reader 21, a tape puncher 22, and a printer 23. This connection is made via the channel adapter 2 via the base bus 90. from the channel adapter output 41 to the main input. / output 60 of the device to be tested The activation and testing of the device is then carried out by a basic operation, optionally further by means of additional activities. In the basic operation, the sequence of commands to be executed by the device under test 6 is first stored in the first field 51 of the main memory $ of the minicomputer 2. READING OF THE COMMAND from the first field 51 of main memory 2 and the read command is further transmitted via the first signal path 11 via the channel adapter 4 and the CHANNEL operation transformed into a shape consistent with the contact defined for the device under test, the bus 50 is transferred to the test device <S, where it is to be carried out. This embodiment may be successful * or erroneous: therefore, a TRANSFER operation follows, i.e. transmission of diagnostic information about the status of the test device G. and its operation while executing the command over the basic bus 90 · from the test device 8 via the channel adapter and the second signal path 12 to second field 52 of main memory 2 · Analysis of this diagnostic information is performed by DIAGNOSTICS, as detailed in diagram 1, that the successful execution of the command is first detected in the decision block COMMAND and, if the result is negative, correction of erroneous course by another command, and in case of a positive result, the correction is carried out in the REPAIR block and the above procedure is repeated from the CHANNEL activity, in case of a negative result of the decision block REPAIRABILITY, the end
- 6 224 201 základní zkušební činnosti β prováděným příkazem. V případě kladného výsledku rozhodovacího bloku PŽÍKAZ se dále v rozhodovacím bloku POKRAČOVÁNÍ rozhoduje, zda je požadováno pokračování základní činnosti, a v kladném případě dochází tedy v bloku ČTENÍ PŠÍKAZU k opakování základní činnosti s dalším z uvedené posloupnosti příkazů z prvního pole 51 hlavní paměti χ, v záporném případě k jejímu ukončení* Ve všech třech uvedených případech zpravidla dochází k tisku diagnostické informace, jak je na diagramu 1 vyznače.no blokem TISK*- 6 224 201 basic test activities β executed by the command. In the case of a positive outcome of the CONTINUOUS decision block, the CONTINUATION decision block decides whether the continuation of the basic operation is required, and in the positive case the basic operation is repeated in the PICTURE READING block with the next sequence of commands from the first array 51 of the main memory. in the negative case, it is terminated * In all three cases, the diagnostic information is printed as shown in diagram 1.
Oživování a zkoušeni přídavných zařízení, jejicnž řídicí jednotka £ je řízena souborem mikroinstrukci obsažených v řídicí paměti 71« je dále výhodné provádět pomocí první přídavné činností, již jae umožněno sledování činnosti zkoušeného zaříze-; ní £ na úrovni jednotlivých mikroinstrukcí* Výstup 73 řídicí pa měti 71 j® proto přes první pomocný výstup 612 zkoušeného zařízení X prostřednictvím první přídavné sběrnice 91 napojen na výstup 311 prvního vstupního/výstupního modulu 31« který je jedním ze souboru χ vstupních a výstupních modulů, napojenýe na výstupní stranu 15 minipočítače £, a dále výstup 321 druhého vstupního/výstupního modulu 32 je vodičem 911 signálu TAKT napojen přes první pomocný vstup 611 zkoušenéno zařízení X na taktovací vstup £21 řídicí paměti 21· První přídavná činnost probíhá tak ve shodě s diagramem 2 níže* Tato první přídavná činnost probíhá tak, že po signálu TAKT následuje činnost PROV-n, jíž se provede n-tá mikroinstrukce z řídicí paměti 71. dále následuje činnost PŘENAOn+l, jíž se přenese adresa i obsah n* první mikroinstrukce z řídicí paměti 71 po první přídavné sběrnici 21 přes výstup χιι prvního vstupníno/výstupního modulu 21 do minipočítače 1 , kde se prostřednictvím třetí signálové cesty 13 uloží do třetího pole 53 nlavní paměti X» jak je na diagramu 2 vyznačeno blokem ULOŽ P3i následuje dále vytištění této informace, vyznačené blokem TISK P3 a dále se popsaný děj opakuje s následující mikroinstrukcí, jejíž určení je vyznačeno blokem η = η v 1 na diagramu 2.It is further advantageous to carry out the activation and testing of the auxiliary devices, the control unit of which is controlled by a set of microinstructions contained in the control memory 71, by means of a first auxiliary operation which allows monitoring the operation of the device under test; Thus, the output 73 of the control memory 71 is connected via the first auxiliary output 612 of the test device X via the first auxiliary bus 91 to the output 311 of the first I / O module 31 ' connected to the output side 15 of the microcomputer 6, and further the output 321 of the second I / O module 32 is connected via the TAKT signal conductor 911 through the first auxiliary input 611 of the device under test to the clock input 21 of the control memory 21. * This first additional action is performed by following the TAKT signal followed by a PROV-n action to execute the nth microinstruction from the control memory 71. followed by a TRANSFER + n action that transfers the address and contents of the n * first microinstruction from the control memory 71 to the first additional bus 21 via the outlet p χιι of the first input / output module 21 to the minicomputer 1, where, via the third signal path 13, it is stored in the third field 53 of the main memory X »as indicated by the SAVE P3i block in diagram 2. the described process is repeated with the following microinstruction, whose determination is indicated by the block η = η v 1 in diagram 2.
224 201224 201
Diagram 1.Diagram 1.
224 201224 201
Diagram 2Diagram 2
- 9 224 201- 9,224 201
Pro přídavná zařízení, jejichž řídicí parně? 71 je provedena jako parně? s nahrávatelným obsahem, je dále výhodné oživování nebo zkoušení pomocí druné přídavné činnosti, jíž lze celou řídicí parně? 71« popřípadě jen její určitou část, nahrát daty z minipočítače 1. Za tím účelem je vstup 72 řídicí paměti 71 napojen přes druhý pomocný vstup 62 zkoušeného zařízeni 6, prostřednictvím druné přídavné sběrnice 92 na výstup 331 třetího vstupníno/výetupniho modulu 33« takže data, uložená ve čtvrtém poli 34 hlavní paměti lze čtvrtou signálovou cestou ^4 a pomocí uvedeného propojení přenést do řídiei paměti 71«For attachments whose control steam? 71 is done as steam? with recordable content, is it further advantageous to revive or test by means of a second additional activity, by which the entire control steam can be used? For this purpose, the input 72 of the control memory 71 is connected via the second auxiliary input 62 of the device 6, via the second auxiliary bus 92 to the output 331 of the third I / O module 33 ' stored in the fourth main memory field 34 can be transmitted via the fourth signal path 34 and transmitted to the control memory 71 '
Tato druhá přídavná činnost je zvláš? výhodná při oživováni zařízeni, kde předmětem oživovacich prací je nejen hledání chyb technického charakteru, ale též chyb v návrhu řídicího mikroprogramu, poněvadž změny obsahu řídicí paměti 71 se dosáhne jednoduchým způsobem, a to pouze operátorskými zásahy v obsluze minipočítače 1.· Popsaná druhá přídavná činnost je proto výhodná i u těch přídavných zařízení, kde sice řídiei parně? £1 je pro sériovou výrobu navršena jako pevná parně?, to jest parně? s neměnným obsahem, avšak pro ověřeni správnosti návrhu se alternativně provede jako nahrávatelná,.načež se správnost návrhu dokonale druhou přídavnou činnosti prověří a návrh popřípadě opraví a teprve potom se řídicí parně? 71 provede jako pevná parně?·This second additional activity is separate? advantageous in reviving the device, where the subject of the revitalization work is not only to search for errors of a technical nature, but also errors in the design of the control microprogram, since changes in the contents of the control memory 71 are achieved in a simple way only by operator interventions in the minicomputer 1. is it therefore advantageous for those additional equipment, where, while driving steam? £ 1 is for series production piled up as solid steam? With the same content, but to verify the correctness of the design, it is alternatively made as recordable, then the correctness of the design is thoroughly checked by a second additional activity and the design is corrected, if necessary, before the steam is controlled. 71 performs as fixed steam? ·
Pro oživování nebo zkoušení složitých části přídavných zařízení, jíž je například řídicí jednotka £, je výhodné dále použití třetí přídavné činnosti, při niž jsou signály , zejména z operátorského panelu 8l a výkonové části 82 mechanické části .8, vedené přes propp|ení ?8 do vstupu 73 řídicí jednotky 2» nahrazeny signály simulovanými minipočítačem 1« Za tím účelem je při této třetí přídavné činnosti vstup 75|řidic£ jednotky 2. prostřednictvím třetí přídavné- sběrnice 93 napojen přes výstup 34J čtvrtého vstupníno/výetupniho modulu 34 na fcinipočítač 1, přičemž toto napojeni je na straně řídiei jednotky 2. provedeno přes snadno rozpojitelné elementy, například konektory. Tímto způsobem lze oživit nebo vyzkoušet řídicí jednotku 2. bez potřeby mechanické části JB, přičemž je důležité, že obvykle k dostatečnému vyzkoušení neni nezbytně nutné simulovat všechny signály z propojení 78. ale pouze nezbytné z nicn.In order to energize or test complex parts of the auxiliary devices, such as the control unit 8, it is further advantageous to use a third auxiliary operation in which the signals, in particular from the operator panel 81 and the power section 82 of the mechanical part 8, are routed through the sweep. to the input 73 of the control unit 2 is replaced by signals simulated by the minicomputer 1. For this purpose, in this third additional operation, the input 75 of the control unit 2 is connected via the third additional bus 93 via the output 34J of the fourth input / output module 34 to the computer 1. this connection being made on the side of the control unit 2 via easily disconnectable elements, for example connectors. In this way it is possible to energize or test the control unit 2 without the need for a mechanical part JB, it being important that it is not usually necessary to simulate all signals from the interconnection 78 but only necessary for nothing.
Popsaným způsobem lze oživovat nebo zkoušet přídavná zařízení důzného druhu. Typické je využití pro přídavná zařízení Určená pro provoz v rámci sestav Jednotného systému počítačů*It is possible to revive or test ancillary equipment of the same type as described. Usable for Add-on Devices Designed to operate within Unified Computer System assemblies *
224 201224 201
Styk těchto zařízení β počítačem je definován jednotným způsobem pro zařízeni řůzného druhu a při normální exploataci se k Hpčítači připojují přídavná zařízení svým hlavním vstupem/výstupem 60 pomocí základní sběrnice 90· Při základní činnosti oživováni nebo zkoušení je na této základní sběrnici 90 zajištěn vzájemný přenos informaci mezi zkoušeným zařízením 6, a minipočítačem JL co do logického obsahu shodným způsobem jako při normální exploataci, avšak odlišnou, a to zpravidla nižší , rychlostí* Toho je právě dosaženo kombinaci programovacích a technických vybaveni, přičemž právě podíl programovacího vybaveni je zajištěn Svedenou činností KANÁL, zatímco podíl technického vybaveni je představen kanálovým adaptérem 4. Pro přídavná zařízeni s definovaným stykem Jednotného systému je pak kanálový adaptér β výhodou proveden jako soubor speciálních modulů 35« 36. 37. které jsou svými vstpy 332. 362. 372 napojeny na výstupní stranu 15 minipočítače 1.The contact of these devices β by the computer is defined in a uniform way for devices of different kinds and in normal exploitation, additional devices are connected to the Hccomputer by their main input / output 60 via the basic bus 90. between the device under test 6, and the minicomputer JL in logical content in the same manner as in normal exploitation but at a different, generally lower, rate. while the share of hardware is represented by the channel adapter 4. For additional devices with a defined interface of the Unified System, the channel adapter β is then advantageously designed as a set of special modules 35 «36. with their inlets 332. 362. 372 connected to the output side 15 of the minicomputer 1.
Kanálový adaptér «4 je vždy svým složením přizpůsoben způsobu styku zkoušeného zařízení 6, s počítačem, do jehož sestavy je zkoušené zařízeni 6, určeno pro exploataci· Příkladné je rovněž provedeni styku pro sériový styk, v němž k přenosu informace dochází sériově po bitech, což přichází v úvahu například pro vzdálené terminály, dále pro zařízení přenosu dat a podobně·The duct adapter 4 is in its composition always adapted to the method of contact of the tested device 6, with the computer into which the tested device 6 is intended to be exploited. An exemplary embodiment is also a serial contact connection in which information is transmitted serially by bit. for example, for remote terminals, for data transmission equipment, etc. ·
V takovém případě je kanálový adaptér 4. proveden jako obousměrný sériopaialelní převodník tak, že tvar informace v sériovém tvaru na jeho výstupu 41 je určen požadovaným tvarem informace na sériovém-styku zkoušeného zařízeií 16 na sběrnici 90 a paralelní tvar informace je v podstatě určen tvarem informace zpracovávané v minipočítači ,1*In such a case, the channel adapter 4 is configured as a bi-directional serial-to-analog converter so that the shape of the information in the serial form at its output 41 is determined by the desired shape of the information at the serial interface of the device 16 under test. processed in mini-computer, 1 *
Po konstrukční stránce může být kanálový adaptér h proveden obdobným způsobem jako základní soubor £ vstupních a výstupních modulů, připojovaných na výstupní stranu 15 minipočítače jL. jak je uvedeno na obr. 1 a 3, nebo může být proveden jako samostatný konstrukční celek, připojený k minipočítači 1, prostřednictvím osmého vstupního/výstupního modulu 38 a čtvrté přídavné sběrnice 94·Structurally, the channel adapter h can be embodied in a manner similar to the basic set of input and output modules connected to the output side 15 of the minicomputer. 1 or 3, or may be implemented as a separate assembly connected to the minicomputer 1 by means of the eighth I / O module 38 and the fourth auxiliary bus 94 ·
V popsaném uspořádání je šíře toku a tedy i počet vodičů v základní sběrnidt 90 určen stykem definovaným pro zkoušené zařízení 6., šíře toku informace v první přídavné sběrnici 21 a tudíž i poěet vodičů v ní je alespoň roven součtu paralelně ukládaných informačních a adresových bitů, to jest uspořáχχ 224 201 φIn the configuration described, the bandwidth and hence the number of wires in the base bus 90 is determined by the connection defined for the device 6, the information flow in the first additional bus 21 and thus the number of wires therein is at least equal to the sum of the parallel stored information and address bits. that is, save χχ 224 201 φ
daných pamětových míst řídicí paměti 71 a adresových řádů, popřípadě může být vyšší o kontrolní bity,a dále šíře toku informace ve druné přídavné sběrnici 92 a tedy i počet vodičů v ni je alespoň roven počtu informačních paralelně ukládaných bitů, to je3t uspořádaných paměťových míst v řídicí paměti 71. á konečně šíře toku ve třetí sběrnici -přídavné - 93 a tedy i počet vodičů v ní je v podstatě určen šíři toku informace v propojení 78 mezi řídicí jednotkou 2, a mechanickou částí 8.» popřípadě může být menší, jestliže všechny signály z propojení £8 a.J sou při zkoušení minipočítačem 2 simulovány·and the width of the information in the second additional bus 92, and hence the number of wires therein is at least equal to the number of information bits stored in parallel, i.e. finally, the flow width in the third bus - additional - 93 and hence the number of wires therein is essentially determined by the flow of information in the connection 78 between the control unit 2 and the mechanical part 8. If necessary, it may be smaller if all signals from the connection £ 8 and J are simulated when tested by minicomputer 2 ·
Popsaným způsobem lze kromě přídavných zařízení různého druhu oživovat nebo zkoušet též jejich jednotlivé logické části střední složitosti, jako již uvedené řídicí jednotky, avšak i jiné části počítačů, například samostatné moduly, popřípadě i jiné logické celky, například automatizačni prostředky nebo jejich díly.As described above, in addition to various devices of various kinds, their individual medium-complex logical parts, such as the control units mentioned above, can also be revived or tested, but also other computer parts such as separate modules or other logical units such as automation means or parts thereof.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS845676A CS224201B1 (en) | 1976-12-21 | 1976-12-21 | Method of debugging or testing computer software and apparatus for performing the method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS845676A CS224201B1 (en) | 1976-12-21 | 1976-12-21 | Method of debugging or testing computer software and apparatus for performing the method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS224201B1 true CS224201B1 (en) | 1984-01-16 |
Family
ID=5435090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS845676A CS224201B1 (en) | 1976-12-21 | 1976-12-21 | Method of debugging or testing computer software and apparatus for performing the method |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS224201B1 (en) |
-
1976
- 1976-12-21 CS CS845676A patent/CS224201B1/en unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5263149A (en) | Integrated circuit logic functions simulator for selectively connected series of preprogrammed PLA devices using generated sequence of address signals being provided between simulated clock cycles | |
| CN112817872B (en) | Development of test systems and methods | |
| US4590581A (en) | Method and apparatus for modeling systems of complex circuits | |
| US4000460A (en) | Digital circuit module test system | |
| CN111428431B (en) | Automatic test and recording method and system supporting EDA software | |
| US9026423B2 (en) | Fault support in an emulation environment | |
| JPS6244618B2 (en) | ||
| EP0588507A2 (en) | Method of testing interconnections between integrated circuits in a circuit | |
| WO2006133106A2 (en) | System and methods for functional testing of embedded processor-based systems | |
| WO2012118880A2 (en) | Method and system for utilizing stand-alone controller in multiplexed handler test cell for indexless tandem semiconductor test | |
| JP2941135B2 (en) | Pseudo LSI device and debug device using the same | |
| KR920005233B1 (en) | Test and repair method and device of data processing system | |
| CN116090380A (en) | Automatic method and device for verifying digital integrated circuit, storage medium and terminal | |
| US4174805A (en) | Method and apparatus for transmitting data to a predefined destination bus | |
| US5794007A (en) | System and method for programming programmable electronic components using board-level automated test equipment | |
| US4567592A (en) | Method and apparatus for the stepwise static testing of the respective connections and integrated subsystems of a microprocessor-based system for use by the general public | |
| RU194203U1 (en) | FPGA-based NAND memory chip testing device | |
| CN120870819A (en) | Chip burn-in test system and method based on field programmable gate array | |
| CN115792585A (en) | Integrated circuit aging test method and device and readable storage medium | |
| US6598176B1 (en) | Apparatus for estimating microcontroller and method thereof | |
| CS224201B1 (en) | Method of debugging or testing computer software and apparatus for performing the method | |
| CN115933579A (en) | ATE-based DSP chip test system | |
| US20010025238A1 (en) | Emulation system and method | |
| JP2583055B2 (en) | IC test system | |
| Axelson | The Microcontroller Idea Book: Circuits, Programs & Applications Featuring the 8052-BASIC Microcontroller |