CS223330B1 - Zapojení pro indikaci překročení dynamického rozsahu elektronické paměti paměťového osciloskopu - Google Patents
Zapojení pro indikaci překročení dynamického rozsahu elektronické paměti paměťového osciloskopu Download PDFInfo
- Publication number
- CS223330B1 CS223330B1 CS196182A CS196182A CS223330B1 CS 223330 B1 CS223330 B1 CS 223330B1 CS 196182 A CS196182 A CS 196182A CS 196182 A CS196182 A CS 196182A CS 223330 B1 CS223330 B1 CS 223330B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- memory
- oscilloscope
- input
- output
- brightness
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Vynález řeší zapojení, u kterého je vstup detektoru mezních úrovní připojen k číslicovému výstupu elektronické paměti paměťového osciloskopu. Výstup detektoru mezních úrovní je připojen k uvolňovacímu vstupu modulátoru jasu a synchronizační vstup modulátoru jasu je připojen k výstu- λ pu časové základny paměťového osciloskopu. Výstup modulátoru jasu je propojen se vstupem modulace jasu paměťového osciloskopu. Vynález je vhodný zejména pro paměťové osciloskopy pomalých dějů.
Description
Vynález řeší zapojení, u kterého je vstup detektoru mezních úrovní připojen k číslicovému výstupu elektronické paměti paměťového osciloskopu. Výstup detektoru mezních úrovní je připojen k uvolňovacímu vstupu modulátoru jasu a synchronizační vstup modulátoru jasu je připojen k výstuλ pu časové základny paměťového osciloskopu. Výstup modulátoru jasu je propojen se vstupem modulace jasu paměťového osciloskopu.
Vynález je vhodný zejména pro paměťové osciloskopy pomalých dějů.
Vynález se týká zapojení pro indikaci překročení dynamického rozsahu elektronické paměti paměťového osciloskopu.
Dosud známá zapojení paměťových osciloskopů nemají řešenu indikaci překročení dynamického rozsahu elektronické paměti. Zvlášť výrazně se tento nedostatek projeví při použití stejnosměrných vstupů, kdy prakticky nelze odlišit překročení dynamického rozsahu elektronické paměti od limitace vstupního signálu.
Uvedenou nevýhodu odstraňuje zapojení podle vynálezu, jehož podstatou je, že vstup detektoru mezních úrovní je připojen k číslicovému výstupu elektronické paměti paměťového osciloskopu. Výstup detektoru mezních úrovní je připojen k uvolňovacímu vstupu modulátoru jasu a synchronizační vstup modulátoru jasu je připojen k výstupu časové základny paměťového osciloskopu. Výstup modulátoru jasu je propojen se vstupem modulace jasu paměťového osciloskopu.
Zapojení podle vynálezu je znázorněno na přiloženém nákrese formou blokového schématu.
Vstup detektoru 3 mezních úrovní je připojen k číslicovému výstupu 2 elektronické paměti paměťového osciloskopu 1. Detektor 3 mezních úrovní vyhodnotí překročení dynamického rozsahu a svým výstupem odblokuje přes uvolňovací vstup 4 modulátor 6 jasu. Výstup modulátoru 6 jasu je připojen ke vstupu modulace jasu 7 paměťového osciloskopu 1. Synchronizační vstup 5 modulátoru jasu 6 je propojen s výstupem časové základny 8 paměťového osciloskopu 1. Tímto propojením je zajištěna synchronní činnost modulátoru jasu 8 s časovou základnou paměťového osciloskopu 1.
Funkce zapojení podle vynálezu je založena na periodické modulaci jasu těch částí zobrazeného signálu, které jsou limitovány z důvodu překročení dynamického rozsahu elektronické paměti.
Zapojení podle vynálezu je určeno zejména pro paměťové osciloskopy pomalých dě-
Claims (1)
- lu.pěedmEtZapojení pro indikaci překročení dynamického rozsahu elektronické paměti paměťového osciloskopu, vyznačené tím, že vstup detektoru (3) mezních úrovní je připojen na číslicový výstup (2) elektronické paměti paměťového osciloskopu (1) a výstup detektoru (3) mezních úrovní je sp.ovynalezu jen s uvolňovacím vstupem [4] modulátoru (6) jasu, zatímco synchronizační vstup [5] modulátoru (6) jasu je připojen k výstupu (8) časové základny paměťového osciloskopu (1), přičemž výstup modulátoru (6) jasu je spojen se vstupem (7j modulace jasu paměťového osciloskopu (1).1 list výkresů
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS196182A CS223330B1 (cs) | 1982-03-22 | 1982-03-22 | Zapojení pro indikaci překročení dynamického rozsahu elektronické paměti paměťového osciloskopu |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS196182A CS223330B1 (cs) | 1982-03-22 | 1982-03-22 | Zapojení pro indikaci překročení dynamického rozsahu elektronické paměti paměťového osciloskopu |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS223330B1 true CS223330B1 (cs) | 1983-09-15 |
Family
ID=5355319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS196182A CS223330B1 (cs) | 1982-03-22 | 1982-03-22 | Zapojení pro indikaci překročení dynamického rozsahu elektronické paměti paměťového osciloskopu |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS223330B1 (cs) |
-
1982
- 1982-03-22 CS CS196182A patent/CS223330B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910010357A (ko) | 화상문턱값 결정방법 | |
| JPS52101910A (en) | Signal converting ic circuit dependent on writing state | |
| KR880010565A (ko) | 영상신호용 자동이득 제어장치 | |
| DE68924322D1 (de) | Schaltung für elektromagnetischen Rotationssensor. | |
| CS223330B1 (cs) | Zapojení pro indikaci překročení dynamického rozsahu elektronické paměti paměťového osciloskopu | |
| JPS6424504A (en) | Logic circuit device | |
| JPS5758464A (en) | Picture pattern converter | |
| DE3681512D1 (de) | Verfahren zur synchronisierung von rechtecksignalen. | |
| SE8105853L (sv) | Anordning for digitalisering av en analog signal | |
| IT1032972B (it) | Disposizione circuitale per la sincronizzazione di un segnale d uscita con un segnale periodico pulsatorio d ingresso particolarmente per televisori | |
| DE3160825D1 (en) | Method and device for digital frequency selection | |
| EP0381217A3 (en) | Signal level detecting circuits | |
| ATE48213T1 (de) | Elektronische schaltungen und signalgenerator mit verwendung dieser schaltungen. | |
| BR8406527A (pt) | Processo e circuito de regeneracao de momentos significativos de um sinal periodico | |
| JPS5462738A (en) | Picture input device | |
| KR840005792A (ko) | 디지탈 신호 처리 장치 | |
| JPS5383599A (en) | Display circuit | |
| RATHORE | A voltage divider circuit with digital output | |
| JPS5212868A (en) | Automatic synchronizing signal generating circuit | |
| SU725257A2 (ru) | Устройство синхронизации по циклам | |
| JPS5748167A (en) | Video converting circuit | |
| SU1525596A1 (ru) | Устройство порогового контрол среднеквадратического значени переменного напр жени | |
| JPS57123730A (en) | Da converting circuit | |
| JPS5373047A (en) | Generation circuit for timing signal | |
| SHAPIRO | High speed micro signal processor study[Final Report, 1 Jun. 1976- 31 Jan. 1977] |