CS221456B1 - Zařízení k vytváření a záznamu programu pro zařízení k testování obvodových systémů - Google Patents
Zařízení k vytváření a záznamu programu pro zařízení k testování obvodových systémů Download PDFInfo
- Publication number
- CS221456B1 CS221456B1 CS190781A CS190781A CS221456B1 CS 221456 B1 CS221456 B1 CS 221456B1 CS 190781 A CS190781 A CS 190781A CS 190781 A CS190781 A CS 190781A CS 221456 B1 CS221456 B1 CS 221456B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- test
- control circuits
- circuits
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Zařízení pro tvorbu a záznam testovacího programu se používá pro testování různých obvodových systémů sekvenční a kombinační logiky vytvořené číslicovými integrovanými obvody. Sestává z posuvného registru, jehož první vstup je připojen k jednomu výstupu testovacího zařízení, druhý vstup k výstupu řídicích obvodů a výstup ke vstupu přizpůsobovacích obvodů. Druhý vstup přizpůsobovacích obvodů je spojen s druhým výstupem řídicích obvodů a výstup se vstupem děrovače, jehož výstup je spojen s prvním vstupem řídicích obvodů. Zařízení sestává dále z přepínače, k jehož jednomu vstupu je připojen výstup programovacího pole a ke druhému další výstup řídicích obvodů, zatímco výstup přepínače je připojen jednak ke třetímu vstupu posuvného registru, jednak se vstupem testovacího zařízení, které je propojeno s řídicími obvody, nia jejichž další vstup je připojeno startovací tlačítko.
Description
Zařízení pro tvorbu a záznam testovacího programu se používá pro testování různých obvodových systémů sekvenční a kombinační logiky vytvořené číslicovými integrovanými obvody. Sestává z posuvného registru, jehož první vstup je připojen k jednomu výstupu testovacího zařízení, druhý vstup k výstupu řídicích obvodů a výstup ke vstupu přizpůsobovacích obvodů. Druhý vstup přizpůsobovacích obvodů je spojen s druhým výstupem řídicích obvodů a výstup se vstupem děrovače, jehož výstup je spojen s prvním vstupem řídicích obvodů. Zařízení sestává dále z přepínače, k jehož jednomu vstupu je připojen výstup programovacího pole a ke druhému další výstup řídicích obvodů, zatímco výstup přepínače je připojen jednak ke třetímu vstupu posuvného registru, jednak se vstupem testovacího zařízení, které je propojeno s řídicími obvody, nia jejichž další vstup je připojeno startovací tlačítko.
Vynález se týká zařízení k vytvářeni a záznamu programu pro zařízení k testování obvodových systémů sekvenční a kombinační logiky.
Doposud používané zařízení k vytváření a záznamu testovacího programu jsou buď hardwarově jednoduché speciální prostředky nebo složitější zařízení.
Příkladem prvého typu je speciální přípravek pro ruční zadávání jak instrukční části programu, tak vstupní kombinace logických úrovní pro testovaný systém, tak i kombinace logických úrovní odpovídající odezvě testovaného systému, přičemž toto· zadávání je prováděno bit po bitu, a to pro každý krok testu samostatně. Tento· způsob vytváření programu je velmi zdlouhavý a nespolehlivý vzhledem k tomu, že při velkém množství zadaných dat dochází k chybám vzniklých manipulací obsluhy.
Složitějšími zařízeními pro tvorbu a záznam testovacího programu jsou systémy využívající číslicového počítače, které pomocí nižších nebo vyšších programovacích jazyků a pomocných kompilačních programů zadávaných vstupními zařízeními umožňují generování testovacích programů. Nevýhodou těchto zařízení je vysoká cena a vysoké nároky na kvalifikaci pracovníků.
Dalším typem zařízení pro tvorbu testovacích programů jsou testovací zařízení umožňující poloautomatické generování testovacích programů, která speciálními harwarovými prostředky za pomoci jednodušších programových aparátů řeší jak různé způsoby provádění testu, tak i výrobu testovacích programů za reprodukovatelných podmínek. Nevýhodou těchto zařízeni je universálnost provedení vstupních zařízení komplikující jedniak zadávání druhu změny vstupního signálu a jeho adresy s ohledem na testovaný systém a jednak zadání časové specifikace a režimu provedení vlastního testu.
Jiným typem zařízení pro tvorbu testovacích programů jsou testovací zařízení vybavená pevným generátorem základních zkušebních testů, jehož výstupy přiřazované ke vstupům testovaného systému mohou být vybírány obecně blokem přepínačů. Při testování složitějších sekvenčních systémů je pak třeba k proběhnutí celkového testu provádět různé kombinace nastavení bloků přepínačů. Nevýhodou těchto zařízení je ovlivnění průběhu festu složitějších sekvenčních obvodů obsluhou, a tedy i nemožnost generování testovacího programu umožňujícího automatické provádění vícenásobných opaku ících se testů.
Výše uvedené nedostatky jsou odstraněny zařízením k vytváření a záznamu programu podle vynálezu, vyznačené tím, že sestává z posuvného registru, jehož první vstup je spojen s prvým výstupem testovacího zařízení, druhý vstup s prvým výstupem řídicích obvodů a výstup s prvným vstupem přizpůsobovacích obvodů, přičemž druhý vstup přizpůsobovacích obvodů je spojen s druhým výstupem řídicích obvodů a výstup se vstupem děrovače, jehož výstup je spojen s prvým vstupem řídicích obvodů, dále s přepínačem, jehož prvý vstup je spojen s výstupem programovacího pole, druhý vstup s třetím výstupem řídících obvodů a výstup jednak s prvým vstupem testovacího zařízení a jednak s třetím vstupem posuvného registru a jednak s prvním vstupem testovacího zařízení a dále z řídicích obvodů, jejichž čtvrtý výstup a druhý vstup jsou spojeny s druhým vstupem a druhým výstupem testovacího zařízení a třetí vstup s výstupem startovacího tlačítka.
Výhody tohoto zařízení k vytváření a záznamu testovacího programu podle vynálezu spočívají jednak ve velké rychlosti a přehlednosti generování jednotlivých kroků testu a jednak v minimálních požadovaných nárocích na kvalifikaci obsluhy zařízení. Tyto výhody jsou umožněny operativním zadáváním jednotlivých kroků testu z programovacího pole, přičemž vlastní manipulace obsluhy při tvorbě jednotlivého kroku je snížena na minimum tak, že změna úrovně libovolného vstupu testovacího systému sestává z přepnutí jen jediného příslušného přepínače programovacího pole a generování kompletní informace o vstupní i porovnávací kombinaci úrovní na děrnou pásku se provede stisknutím jediného tlačítka. Rovněž případná změna volby testovacího zařízení se provede pouhým stisknutím jednoho nebo dvou tlačítek. Vzhledem k tomu, že na programovacím poli je přehledně znázorněna kombinace vstupních logických úrovní pro testovaný systém a zásahy obsluhy při programování jsou omezeny na minimum, je počet chyb při vytváření testovacího programu minimální a rychlost vytváření a záznamu programu mnohonásobně vyšší.
Na výkresu je znázorněno blokové schéma zařízení k vytváření a záznamu testovacího programu podle vynálezu. Zařízení sestává z řídicích obvodů 1, které jsou svými výstupy spojeny se vstupem testovacího zařízení 8, vstupem přepínače 3, vstupem sedmibitového posuvného registru 4 a přizpůsobovacími obvody děrovače 5 a svými vstupy s výstupem děrovače 6, startovacím tlačítkem 7 a výstupem testovacího zařízení 8, přičemž přepínač 3 je svým výstupem spojen se vstupem testovacího zařízení 8 a vstupem posuvného registru 4, svým vstupem je spojen s výstupem programovacího pole 2 a posuvný registr 4 je svým výstupem spojen se vstupem přizpůsobovacích obvodů 5, jejichž výstup je spojen se vstupem děrovače 6.
Zařízení podle vynálezu pracuje tím způsobem, že na programovacím poli 2, které sestává z takového počtu přepínačů, který je roven součtu vývodů konektoru testovaného systému a počtu přepínačů potřebného k určení pracovního režimu testovacího zařízení 8, se nejprve nastaví volba požado221456 váného pracovního režimu testovacího zařízení 8 a příslušné vstupní kombinace logických úrovní pro testovaný systém. Po stisknutí tlačítka 7 se řídicími obvody 1 nastaví přepínač 3 tak, že na sedmibitový paralelní vstup testovacího zařízení 8 a paralelní vstup posuvného registru 4 se připojí výstupy prvých sedmi přepínačů programovacího pole 2 obsahujícího informaci o zvoleném pracovním režimu a o nastavení prvých bitů vstupní kombinace logických úrovní pro testovaný systém. V následujícím okamžiku je sedmibitová informace pomocí řídicích obvodů 1, přizpůsobovacích obvodů 5 a posuvného registru 4 vyděrována děrovačem 6 a současně v testovacím zařízení 8 vyhodnocena tak, že podle zvoleného pracovního režimu je buď další činnost testovacího zařízení 8 zastavena, nebo je řídicími obvody 1 nastaven přepínač 3 tak, že k paralelnímu vstupu testovacího zařízení 8 se připojí další sedmice bitů přepínačů programovacího pole 2, určující další část kombinace vstupních úrovní. Tato je testovacím zařízením 8 zpracována a pomocí řídicích obvodů 1 posuvného registru 4 a přizpůsobovacích obvodů 5 vyděrována děrovačem B. Tato činnost se opakuje tak dlouho, až je testovacím zařízením 8 převzata informace posledních sedmi bitů, odpovídající stavu posledních sedmi přepínačů programovacího pole 2. Tímto způsobem se přenese informace požadované vstupní kombinace z programovacího pole 2 na děrnou pásku a na kolektor testovacího zařízení 8, určený pro připojení testovaného systému. Z tohoto konektoru, ke kterému musí být připojen správně fungující testovaný systém, se přes testovací zařízení 8 a jeho výstup sériově postupně přenáší sedm bitů, jejichž informace odpovídá stavu logických úrovní odezvy testovaného systému na předcházející vstupní kombinaci, do posuvného registru 4, jehož paralelní sedmibitový výstup je připojen přes přizpůsobovací obvody 5 k děrovači 6. Ten do děrné pásky vyděruje jeden znak, jehož informace odpovídá stavu posuvného registru 4 a tedy informaci prvých sedmi bitů na konektoru testovacího zařízení 8, ke kterému je připojen fungující testovaný systém. Po vyděrování jednoho znaku děrovačem 6 je z testovacího zařízení 8 přesunuto do posuvného registru 4 dalších sedm bitů a pomocí přizpůsobovacích obvodů 5 a děrovače 6 vyděrován další znak. Tato činnost se opakuje tak dlouho, dokud není přesunuta kompletní informace odpovídající kombinaci logických úrovní odezvy testovaného systému a děrovačem vyděrována.
Je-li na počátku programovacího pole 2 zvolen jiný pracovní režim testovacího zařízení 8, je po převzetí prvých sedmi bitů testovacím zařízením 8 a po uplynutí příslušné doby automaticky výše uvedeným způsobem vyděrován děrovačem B příslušný počet znaků, obsahující informaci o kombinaci logických úrovní odezvy testovaného systému.
Pro každý krok při vytváření a záznamu programu testu se postup opakuje, to znamená po zvolení pracovního režimu testovacího zařízení 8 a příslušné vstupní kombinace logických úrovní pomocí spínačů programovacího pole 2 se stiskne tlačítko 7, přepínačem 3 jsou postupně vybírány sedmice spínačů, děrovány znaky děrovačem B a testovacím zařízením 8 vyhodnoceny a děrovačem 6 vyděrovány znaky obsahující informaci odezvy testovaného systému.
Uvedené zařízení umožňuje snadné, rychlé a spolehlivé vytváření a záznam programu pro testování různých obvodových systémů sekvenční a kombinační logiky vytvořené Číslicovými integrovanými obvody. Ve spolupráci s testovacím zařízením lze navíc i bez použití paměťových médií oživovat systémy osazené číslicovými integrovanými obvody, aniž by pro tyto systémy byly vytvořeny testovací programy.
Claims (1)
- Zařízení k vytváření a záznamu programu pro zařízení k testování obvodových systémů sekvenční a kombinační logiky, vyznačené tím, že sestává z posuvného registru (4), jehož prvý vstup je spojen s prvým výstupem testovacího zařízení (8), druhý vstup s prvným výstupem řídicích obvodů (1) a výstup s prvým vstupem přizpůsobovacích obvodů (5), přičemž druhý vstup přizpůsobovacích obvodů (5 j je spojen s druhým výstupem řídicích obvodů (lj a výstup se vstupem děrovače (6), jehož výstup jeVYNÁLEZU spojen s prvým vstupem řídicích obvodů (1) , dále z přepínače (3), jehož prvý vstup je spojen s výstupem programovacího pole (2) , druhý vstup s třetím výstupem řídicích obvodů (lj a výstup jednak s třetím vstupem posuvného registru (4) a jednak s prvním vstupem testovacího zařízení (8) a dále z řídicích obvodů (1), jejichž čtvrtý výstup a druhý vstup jsou spojeny s druhým vstupem a druhým výstupem testovacího zařízení (8j, třetí vstup s výstupem startovacího tlačítka (7).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS190781A CS221456B1 (cs) | 1981-03-17 | 1981-03-17 | Zařízení k vytváření a záznamu programu pro zařízení k testování obvodových systémů |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS190781A CS221456B1 (cs) | 1981-03-17 | 1981-03-17 | Zařízení k vytváření a záznamu programu pro zařízení k testování obvodových systémů |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS221456B1 true CS221456B1 (cs) | 1983-04-29 |
Family
ID=5354598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS190781A CS221456B1 (cs) | 1981-03-17 | 1981-03-17 | Zařízení k vytváření a záznamu programu pro zařízení k testování obvodových systémů |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS221456B1 (cs) |
-
1981
- 1981-03-17 CS CS190781A patent/CS221456B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0135864A2 (en) | System and method for automatically testing integrated circuit memory arrays on different memory array testers | |
| US5051938A (en) | Simulation of selected logic circuit designs | |
| US4192451A (en) | Digital diagnostic system employing signature analysis | |
| EP0056895B1 (en) | Automatic test system | |
| US4782461A (en) | Logical grouping of facilities within a computer development system | |
| US5291495A (en) | Method for designing a scan path for a logic circuit and testing of the same | |
| US6295623B1 (en) | System for testing real and simulated versions of an integrated circuit | |
| JPS6063644A (ja) | デイジタル装置の動作のモデリング方法及び装置 | |
| JP2002505000A (ja) | 低コストで使用が容易な自動テスト・システム用ソフトウェア | |
| GB1120428A (en) | Improvements in data processing systems | |
| KR920005233B1 (ko) | 데이타 처리 시스템의 시험 및 보수 방법과 장치 | |
| US4567593A (en) | Apparatus for verification of a signal transfer in a preselected path in a data processing system | |
| CN114002583A (zh) | 基于集成电路自动测试系统的图样编辑工具和方法 | |
| CS221456B1 (cs) | Zařízení k vytváření a záznamu programu pro zařízení k testování obvodových systémů | |
| US4625312A (en) | Test and maintenance method and apparatus for investigation of intermittent faults in a data processing system | |
| JP2004501472A (ja) | テストプログラムを最適化するための方法および装置 | |
| EP0150260A2 (en) | Method for sensing and simulating digital logic states | |
| US5999013A (en) | Method and apparatus for testing variable voltage and variable impedance drivers | |
| CN112748300B (zh) | 一种微波设备的测试方法、测试装置及测试系统 | |
| SU1298925A2 (ru) | Устройство дл имитации сбоев | |
| Giambiasi et al. | SILOG: a practical tool for large digital network simulation | |
| JP2932805B2 (ja) | 自動実行装置 | |
| CN119558244A (zh) | 一种接口配置与获取的解决方法、装置、设备及存储介质 | |
| GB1567598A (en) | Microcomputer teaching system | |
| JP2581214B2 (ja) | 論理シミュレータ |