CS220098B1 - Zapojení pro řízení diferenciálního číslicově analogového převodníku - Google Patents
Zapojení pro řízení diferenciálního číslicově analogového převodníku Download PDFInfo
- Publication number
- CS220098B1 CS220098B1 CS670781A CS670781A CS220098B1 CS 220098 B1 CS220098 B1 CS 220098B1 CS 670781 A CS670781 A CS 670781A CS 670781 A CS670781 A CS 670781A CS 220098 B1 CS220098 B1 CS 220098B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- circuit
- output
- analog converter
- pulse generator
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Účelem vynálezu je zjednodušení zapojení pro řízení diferenciálního číslicově analogového převodníku se zpětnou vazbou a s řízením strmosti náběhu a doběhu výstupní veličiny v závislosti na čase a vstupních impulsech. Uvedeného účelu se dosáhne využitím obvodu generátoru referenčních impulsů s proměnnou frekvencí (2j, generátoru vzorkovacích impulsů (3), výběrového obvodu prvního počítacího impulsu (4j, prvého hradlovacího obvodu (5J, výběrového obvodu prvního referenčního' impulsu (6), druhého hradlovacího obvodu (7j, reversibilního čítače (8) a číslicově analogového převodníku (9) a zapojením těchto obvodů. Zapojení podle vynálezu umožňuje řídit strmost náběhu a doběhu výstupní analogové veličiny diferenciálního číslicově analogového převodníku v širokých mezích v závislosti na čase a vstupních impulsech, přičemž zachovává navrženou charakteristiku číslicově analogového převodníku.
Description
(54) Zapojení pro řízení diferenciálního číslicově analogového převodníku
Účelem vynálezu je zjednodušení zapojení pro řízení diferenciálního číslicově analogového převodníku se zpětnou vazbou a s řízením strmosti náběhu a doběhu výstupní veličiny v závislosti na čase a vstupních impulsech. Uvedeného účelu se dosáhne využitím obvodu generátoru referenčních impulsů s proměnnou frekvencí (2j, generátoru vzorkovacích impulsů (3), výběrového obvodu prvního počítacího impulsu (4j, prvého hradlovacího obvodu (5J, výběrového obvodu prvního referenčního' impulsu (6), druhého hradlovacího obvodu (7j, reversibilního čítače (8) a číslicově analogového převodníku (9) a zapojením těchto obvodů.
Zapojení podle vynálezu umožňuje řídit strmost náběhu a doběhu výstupní analogové veličiny diferenciálního číslicově analogového převodníku v širokých mezích v závislosti na čase a vstupních impulsech, přičemž zachovává navrženou charakteristiku číslicově analogového převodníku.
Vynález řeší zapojení pro řízení diferenciálního číslicově analogového převodníku se zpětnou vazbou a s řízením strmosti náběhu a doběhu výstupní veličiny v závislosti na čase a vstupních impulsech.
.Výstupní veličina diferenciálního převodníku je závislá na rozdílu počtu přijatých vstupních impulsů a počtu referenčních impulsů. Pomocí zpětné vazby je zajištěno zablokování vstupu referenčních impulsů při dosažení určité kapacity paměti převodníku. Současné diferenciální převodníky mají poměrně složité vstupní obvody, přičemž strmost náběhu a doběhu výstupní veličiny je řešena buď plněním paměti převodníku konstantní frekvencí, nebo zařazením integrační konstanty, případně změnou zesílení v analogové části převodníku.
Nevýhodou těchto způsobů řešení je v prvém případě zbytečná složitost zapojení a z toho plynoucí menší spolehlivost zařízení, ve druhém a třetím případě nelze převodník použít v případech, kdy je požadována lineární charakteristika převodníku.
Mnohé z uvedených nevýhod řeší zapojení pro řízení diferenciálního číslicově analogového převodníku se zpětnou vazbou a s řízením strmosti náběhu a doběhu výstupní analogové veličiny v závislosti na čase a vstupních impulsech, které sestává z obvodu generátoru referenčních impulsů s proměnnou frekvencí, generátoru vzorkovacích impulsů, výběrového obvodu prvního počítacího impulsu, prvého hradlovacího obvodu, výběrového obvodu prvního referenčního impulsu, druhého hradlovacího obvodu, reversibilního čítače a číslicově analogového převodníku podle vynálezu, jehož podstata spočívá v tom, že prvý vstup výběrového obvodu prvního počítacího impulsu je spojen se zdrojem vstupních impulsů. Druhý vstup výběrového obvodu je spojen s prvým výstupem generátoru vzorkovacích Impulsů a prvým vstupem prvého hradlovocího obvodu. Druhý vstup prvého* hradlovacího obvodu je spojen s výstupem výběrového obvodu prvního počítacího impulsu. Výstup prvého hradlovacího* obvodu je spojen s prvým vstupem reversibilního čítače.
Druhý vstup reversibilního čítače je spojen s výstupem druhého hradlovacího obvodu, jehož prvý vstup je spojen s druhým výstupem generátoru vzorkovacích impulsů a prvým vstupem výběravého obvodu prvního referenčního impulsu. Druhý vstup výběrového obvodu prvního referenčního impulsu je spojen s výstupem generátoru referenčních impulsů s proměnnou frekvencí, jehož prvý vstup je spojen se zdrojem startovacích signálů a jeho druhý vstup je spojen s výstupem reversibilního čítače a s číslicovým vstupem číslicově analogového převodníku.
Zapojení podle vynálezu umožňuje řídit strmost náběhu a doběhu výstupní veličiny diferenciálního číslicově analogového převodníku v širokých mezích v závislosti na čase a vstupních impulsech, přičemž zachovává navrženou charakteristiku číslicově analogového převodníku. Při použití minima prvků řeší vstupní obvody diferenciálního, číslicově analogového převodníku.
Příklad zapojení pro řízení diferenciálního číslicově analogového převodníku se zpětnou vazbou a s řízením strmosti náběhu a doběhu výstupní veličiny v závislosti na čase a vstupních impulsech podle vynálezu je na připojeném výkresu.
Prvý vstup 41 výběrového obvodu 4 prvního počítacího impulsu, který je realizován integrovaným monostabilním klopným obvodem, je spojen s nevyznačeným zdrojem vstupních impulsů. Druhý vstup 42 výběrového obvodu 4 prvního počítacího impulsu je spojen s prvým výstupem 31 generátoru 3 vzorkovacích impulsů, který je realizován vhodným zapojením integrovaného monostabilního klopného obvodu a s prvým vstupem 51 prvého hradlovacího obvodu 5, který je realizován logickými hradly.
Druhý vstup 52 prvého hradlovacího obvodu 5 je spojen s výstupem 43 výběrového obvodu 4 prvního počítacího impulsu. Výstup 53 prvého hradlovacího obvodu 5 je spojen s prvým vstupem 81 reversibilního čítače 8. Druhý vstup 82 reversibilního čítače 8 je spojen s výstupem 73 druhého* hradlovacího obvodu 7, který je realizován logickými hradly. Prvý vstup 71 druhého hradlovacího obvodu 7 je spojen s druhým výstupem 32 generátoru 3 vzorkovacích impulsů a prvým vstupem 61 výběrového obvodu 6 prvního referenčního impulsu, který je realizován integrovaným monostabilním klopným obvodem.
Druhý vstup 72 druhého hradlovacího obvodu 7 je spojen s výstupem 63 výběrového obvodu 6 prvního referenčního impulsu
6. Druhý vstup 62 výběrového obvodu 6 prvního referenčního impulsu je spojen s výstupem 22 generátoru 2 referenčních impulsů s proměnnou frekvencí, který je realizován vhodným zapojením integrovaného monostabilního obvodu. Prvý vstup 21 generátoru 2 referenčních impulsů s proměnnou frekvencí je spojen s nevyznačeným zdrojem startovacích signálů.
Druhý vstu 23 generátoru 2 impulsů s proměnnou frekvencí je spojen s výstupem 83 reversibilního čítače 8 a se vstupem 91 číslicově analogového převodníku 9. Výstup 92 číslicově analogového převodníku 9 je výstupem analogové veličiny.
Zapojení podle vynálezu pracuje takto. Při zavedení startovacího signálu na vstup 21 generátoru 2 referenčních impulsů s proměnnou frekvencí je tento generátor aktivován a nabíhá s proměnnou frekvencí, která se zvyšuje až do nastaveného, maxima. Výstupní impulsy z tohoto generátoru jsou z výstupu 22 přiváděny na druhý vstup 62 výběrového obvodu 6 prvního referenčního impulsu. Na prvý vstup 61 tohoto obvodu je přiváděn vzorkovací kmitočet z výstupu 32 generátoru 3 vzorkovacích impulsů. Výstup 63 výběrového obvodu 6 prvního referenčního impulsu přejde po odeznění prvního vzorkovacího impulsu do stavu log. „O”, kde setrvává po dobu trvání impulsu na vstupu 62. Na výstupu 73 druhého hradlovacího obvodu 7 se objeví pouze první vzorkovací impuls z řady, přivedené na vstup 71, který přes druhý vstup 82 reversibilního čítače 8 způsobí inkrementaci čítače o jednu jednotku. Analogové napětí na výstupu 92 číslicově analogového převodníku 9 takto vytvořené, způsobí generaci vstupních impulsů, přivedených na prvý vstup 41 výběrového obvodu 4 prvního počítacího impulsu.
Na druhý vstup 42 výběrového obvodu 4 prvního počítacího impulsu je přiváděn vzorkovací kmitočet z výstupu 31, jehož impulsy se časově nekryjí s Impulsy na výstupu 32. Výstup 43 výběrového obvodu 4 prvního počítacího impulsu přejde do odeznění prvního vzorkovacího impulsu do stavu „O”, kde setrvá až do odeznění impulsu na vstupu 41, čímž prvý hradlovací obvod 5 propustí na svém výstupu 53 pouze první vzorkovací impuls, který je přiveden na prvný vstup 81 reversibilního čítače 8, kde způsobí dekrementaci o jednu jednotku. Při dosažení předvolené kapacity paměti čítače je prostřednictvím zpětné vazby, uzavřené z výstupu 83 reversibilního čítače 8 do druhého vstupu 23 generátoru 2 referenčních impulsů s proměnnou frekvencí tento generátor zablokován do té doby, než dojde k dekrementaci čítače o příslušný počet jednotek. Po odeznění startovacího signálu na prvém vstupu 21 generátoru 2 referenčních impulsů s proměnnou frekvencí dojde k postupnému snižování frekvence referenčních impulsů na výstupu 22 a tím k postupnému snižování anologového napětí na výstupu 92 digitálně analogového převodníku 9.
Claims (1)
- pRed metZapojení pro řízení diferenciálního číslicově analogového převodníku se zpětnou vazbou a s řízením strmosti náběhu a doběhu výstupní analogové veličiny v závislosti na čase a vstupních impulsech, které sestává z obvodu generátoru referenčních impulsů s proměnnou frekvencí, generátoru vzorkovacích impulsů, výběrového obvodu prvního počítacího impulsu, prvého hradlovacího obvodu, reversibilního čítače, výběrového obvodu prvního referenčního impulsu, druhého hradlovacího· obvodu a číslicově analogového převodníku, vyznačující se tím, že prvý vstup (41) výběrového obvodu (4) prvního počítacího impulsu je spojen se zdrojem vstupních impulsů, přičemž druhý vstup (42) výběrového obvodu (4) prvního počítacího impulsu je spojen s prvým výstupem (31) generátoru (3) vzorkovacích impulsů a prvým vstupem (51) prvého hradlovacího obvodu (5), přičemž druhý vstup (52) prvého hradlovacího obvodu (5) je spojen s výstupem (43) výběrového obVYNÁLEZU vodu (4) prního počítacího impulsu, přičemž výstup (53) prvého hradlovacího obvodu (5) je spojen s prvým vstupem (81) reversibilního čítače (8) a druhý vstup (82) reversibilního čítače (8) je spojen s výstupem (73) druhého hradlovacího obvodu (7), přičemž prvý vstup (71) druhého hradlovacího obvodu (7) je spojen s druhým výstupem (32) generátoru (3) vzorkovacích impulsů a prvým vstupem (61) výběrového obvodu (6) prvního referenčního impulsu, přičemž druhý vstup (62) výběrového obvodu (6) referenčního impulsu je spojen s výstupem (22) generátoru (2) referenčních impulsů s proměnnou frekvencí, přičemž prvý vstup (21) generátoru (2) referenčních impulsů s proměnnou frekvencí je spojen se zdrojem startovacích signálů a druhý vstup (23) generátoru (2) referenčních impulsů s proměnnou frekvencí je spojen s výstupem (83) reversibilního čítače (8) a číslicovým vstupem (91) číslicově analogového převodníku (9).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS670781A CS220098B1 (cs) | 1981-09-11 | 1981-09-11 | Zapojení pro řízení diferenciálního číslicově analogového převodníku |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS670781A CS220098B1 (cs) | 1981-09-11 | 1981-09-11 | Zapojení pro řízení diferenciálního číslicově analogového převodníku |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS220098B1 true CS220098B1 (cs) | 1983-03-25 |
Family
ID=5414725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS670781A CS220098B1 (cs) | 1981-09-11 | 1981-09-11 | Zapojení pro řízení diferenciálního číslicově analogového převodníku |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS220098B1 (cs) |
-
1981
- 1981-09-11 CS CS670781A patent/CS220098B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3688221A (en) | Two-stage pcm coder with compression characteristic | |
| US4584558A (en) | Analog/digital converter | |
| US5613008A (en) | Hearing aid | |
| US4164733A (en) | Quantized feedback analog to digital converter with offset voltage compensation | |
| US4504741A (en) | Digital circuit for generating ascending or descending ramp-like waveforms | |
| CS220098B1 (cs) | Zapojení pro řízení diferenciálního číslicově analogového převodníku | |
| US5220219A (en) | Electronically controlled variable gain amplifier | |
| US4775841A (en) | Voltage to frequency conversion circuit with a pulse width to period ratio proportional to input voltage | |
| US4021652A (en) | Incrementally adjustable digital attenuator/amplifier | |
| US4030092A (en) | Digital to analog converter using recirculating shift register | |
| US3577138A (en) | Feedback type pulse amplitude modulation coding system | |
| EP0066265A2 (en) | D-A converter | |
| GB1191785A (en) | Control Systems | |
| US4599603A (en) | Compression type A/D converter | |
| US5587653A (en) | Sensor characteristic adjustment circuit for adjusting output characteristics of a semiconductor sensor | |
| US4053870A (en) | Digital signal level comparison device | |
| GB1101251A (en) | Improvements in or relating to electric circuit arrangements for time division multiplex signalling | |
| US5124623A (en) | Speed control circuit for a servo motor | |
| SU1171986A2 (ru) | Устройство дискретной регулировки уровн сигнала | |
| SU936403A1 (ru) | Формирователь напр жени ступенчатой формы | |
| EP0018349B1 (de) | Schaltungsanordnung zum Umwandeln eines Stromes in Impulse einer der Stromstärke entsprechenden Einschaltdauer, Periodendauer oder Frequenz | |
| SU653741A1 (ru) | Преобразователь широтно-модулированного сигнала в напр жение | |
| SU1406761A1 (ru) | Широтно-импульсный модул тор | |
| SU1104652A1 (ru) | Устройство автоматической регулировки усилени | |
| US4074259A (en) | Process for analog/digital conversion |