CS219964B1

CS219964B1 - Wiring to differentiate the direction of tuning of the compensated network

Info

Publication number: CS219964B1
Application number: CS322181A
Authority: CS
Inventors: Frantisek Mejta; Karel Prochazka
Original assignee: Frantisek Mejta; Karel Prochazka
Priority date: 1981-04-30
Filing date: 1981-04-30
Publication date: 1983-03-25

Abstract

Zapojení pro rozlišení směru rozladění kompenzované sítě. Vynález se týká kompenzovaných sítí vysokého napětí pro určení takového směru rozběhu pohonu zhášecí tlumivky, který odpovídá přibližování se žádanému vyladěnému stavu sítě. Zapojení určuje dobu periody napětí na zhášecí tlumivce a porovnává ji se zapamatovanou dobou předchozí periody. Pokud rozdíl dob period přesáhne nastavenou mez, pak podle znaménka rozdílu se rozliší potřebný směr rozběhu pohonu zhášecí tlumivky. Vynálezu může být využito v provozech energetikyCircuit for distinguishing the direction of detuning of a compensated network. The invention relates to compensated high-voltage networks for determining such a direction of start-up of the quenching choke drive that corresponds to approaching the desired tuned state of the network. The circuit determines the duration of the voltage period on the quenching choke and compares it with the memorized duration of the previous period. If the difference in the period durations exceeds the set limit, then the required direction of start-up of the quenching choke drive is distinguished according to the sign of the difference. The invention can be used in power plants

Description

Vynález se týká zapojení pro rozlišení směru rozladění kompenzované sítě pro automatické ladění zhášecích tlumivek v sítích vysokého napětí. Jako kritéria pro dosažení žádoucího vyladěného stavu se využívá rezonančního zvýšení napětí na zhášecí tlumivce, vyvolaného přirozenou nesymetrií sítě.The invention relates to a circuit for distinguishing the tuning direction of a compensated network for automatic tuning of arc chokes in high voltage networks. As a criterion for achieving the desired tuned state, a resonant increase in the voltage on the arc choke, caused by the natural unbalance of the network, is used.

U známého provedení automatik ladění je směr pohybu pohonu zhášecí tlumivky na začátku ladicího algoritmu pevně naprogramován podle volby buď vždy směrem k vyššímu proudovému nastavení zhášecí tlumivky, nebo k nižšímu. Při ladicím pochodu se rozlišuje správný směr ladění od nesprávného podle změny napětí na zhášecí tlumivce, při růstu napětí je směr ladění správný, při zmenšování napětí se nastavení zhášecí tlumivky vzdaluje vyladěnému stavu, automatika pak pohon reverzuje. Když je změna napětí při ladění malá, automatika není schopna rozlišit, zda rozběh byl správným směrem či nesprávným a pohon tlumivky zůstává zapnut zvoleným směrem, dokud tlumivka nedosáhne koncové polohy, ve které dojde k reverzaci směru pohybu pohonu a pokračování ladicího pochodu je tentokrát již správným směrem. Nevýhodou tohoto způsobu řízení pohonu tlumivky je zbytečné opotřebení pohonu a případné dlouhotrvající velké rozladění zhášecí tlumivky.In the known embodiment of the tuning automatics, the direction of movement of the arc choke drive at the beginning of the tuning algorithm is fixedly programmed according to choice either always towards a higher arc choke current setting or lower. During the tuning process, the correct direction of tuning is distinguished from the wrong one according to the voltage change on the arc choke, when the voltage increases the tuning direction is correct, when the voltage decreases the arc choke setting moves away from the tuned state. When the voltage change during tuning is small, the automatics will not be able to tell if the start was in the right direction or wrong and the choke drive will remain on in the selected direction until the choke reaches the end position where the drive direction is reversed and continuing the tuning process direction. The disadvantage of this way of controlling the choke drive is the unnecessary wear of the drive and the eventual long-lasting large tuning of the arc choke.

Uvedené nevýhody podstatně zmírňuje zapojení podle vynálezu, jehož podstata spočívá v tom, že síť vysokého napětí je připojena na první vstup zhášecí tlumivky, jejíž výstup je připojen na vstup zdroje impulsů, jehož výstup je současně připojen na vstup prvního monostabilního klopného obvodu, na hodinový vstup druhého klopného obvodu a na vstup druhého monostabilního klopného obvodu, jehož výstup je připojen na D vstup druhého klopného obvodu, jehož výstup je připojen na hodinový vstup třetího klopného obvodu, jehož výstup je připojen na druhý vstup regulátoru zhášecí tlumivky, jehož výstup je připojen jednak na druhý vstup zhášecí tlumivky, jednak na nulovací vstup prvního klopného obvodu, jednak na nulovací vstup třetího klopného obvodu, výstup prvého monostabilního klopného obvodu je připojen na hodinový vstup prvého klopného obvodu, jehož výstup je připojen na první vstup regulátoru zhášecí tlumivky, napěťový zdroj je současně připojen na D vstup prvního klopného obvodu a na D vstup třetího klopného obvodu.This disadvantage is substantially mitigated by the circuit according to the invention, which is based on the fact that the high voltage network is connected to the first input of the arc choke whose output is connected to the input of the pulse source, the output of which is simultaneously connected to the input of the first monostable flip-flop; the second flip-flop and the input of the second monostable flip-flop whose output is connected to the D input of the second flip-flop whose output is connected to the clock input of the third flip-flop whose output is connected to the second input of the arc choke regulator. second quench choke input, first to reset the first flip-flop, and second to the third flip-flop, the first monostable flip-flop output is connected to the clock input of the first flip-flop, the output of which is connected to the first quench controller input The power supply is simultaneously connected to the D input of the first flip-flop and to the D input of the third flip-flop.

Výhodou zapojení podle vynálezu je, že k vyladění zhášecí tlumivky dojde za podstatně kratší dobu, přičemž rozběh pohonu zhášecí tlumivky nastane vždy správným směrem. Tím se současně sníží opotřebení pohonu.The advantage of the circuit according to the invention is that the arc choke is tuned in a substantially shorter time, with the arc choke drive always starting in the right direction. This simultaneously reduces wear on the drive.

Příklad praktického provedení zapojení pro rozlišení směru rozladění kompenzované sítě je znázorněn v blokovém schématu na obr. 1. Z obr. 1 je patrno, že síť 1 vysokého napětí je připojena na první vstup zhášecí tlumivky 2, jejíž výstup je připojen na vstup zdroje 3 impulsů, jehož výstup je současně připojen na vstup prvního znovuspouštěného monostabilního klopného obvodu 4, na hodinový vstup druhého klopného obvodu 7 a na vstup druhého znovuspouštěného monostabilního klopného obvodu 5, jehož výstup je připojen na D vstup druhého klopného obvodu 7, jehož výstup je připojen na hodinový vstup třetího klopného obvodu 8, jehož výstup je připojen na druhý vstup regulátoru 9 zhášecí tlumivky, jehož výstup je připojen jednak na druhý vstup zhášecí tlumivky 2, jednak na nulovací vstup prvního klopného obvodu 6, jednak na nulovací vstup třetího klopného obvodu 8, výstup prvého znovuspouštěného monostabilního obvodu 4 je připojen na hodinový vstup prvého klopného obvodu 6, jehož výstup je připojen na první vstup regulátoru 9 zhášecí tlumivky, napěťový zdroj 10 je současně připojen na D vstup prvého klopného obvodu 6 a na D vstup třetího klopného obvodu 8.An example of a practical embodiment for distinguishing the tuning direction of the compensated network is shown in the block diagram of Fig. 1. It can be seen from Fig. 1 that the high-voltage network 1 is connected to the first input of the arc choke 2. the output of which is simultaneously connected to the input of the first restarted monostable flip-flop 4, to the clock input of the second flip-flop 7 and to the input of the second restarted monostable flip-flop 5, the output of which is connected to the D input of the second flip-flop 7 input of the third flip-flop 8, the output of which is connected to the second input of the arc suppression regulator 9, the output of which is connected both to the second input of the arc-suppression coil 2, and to the reset input of the first flip-flop 6; monostabil The output circuit 10 is connected to the clock input of the first flip-flop 6, the output of which is connected to the first input of the arc choke regulator 9, the voltage source 10 is simultaneously connected to the D input of the first flip-flop 6 and to the D input of the third flip-flop 8.

Napětí o kmitočtu 50 Hz z výstupu zhášecí tlumivky 2 je přivedeno na vstup zdroje 3 100 Hz impulsů, na jehož výstupu jsou krátké impulsy odvozené od každého průchodu nulovou úrovní výstupního napětí zhášecí tlumivky 2. Náběžnou hranou těchto impulsů je spouštěn první znovuspouštěný monostabilní klopný obvod 4 s dobou kyvu tl a spádovou hranou je spuštěn druhý znovuspouštěný monostabilní klopný obvod 5 s dobou kyvu t2. Doba kyvu tl je zvolena tak, aby v ustáleném stavu byl první znovuspouštěný monostabilní klopný obvod 4 vždy znovu spuštěn těsně před ukončením své doby kyvu. Tak je v ustáleném stavu na jeho výstupu úroveň logické 0. Jestliže dojde k přeladění zhášecí tlumivky 2, pak následující impuls ze zdroje 3 100 Hz impulsů přijde se zpožděním oproti ustálenému stavu, po skončení doby kyvu tl má výstup prvého znovuspouštěného klopného obvodu 4 úroveň logické 1 a náběžnou hranou tohoto impulsu je nastaven výstup prvního klopného obvodu 6 do stavu logické 1 a tato informace, tj. informace o přeladění je zavedena na první vstup regulátoru 9 zhášecí tlumivky. Doba kyvu t2 je volena tak, aby v ustáleném stavu skončila těsně před příchodem dalšího spouštěcího impulsu. Po dobu t2 je výstup druhého znovuspouštěného monostabilního klopného obvodu 5 na úrovni logické 0. Jestliže dojde k podladění zhášecí tlumivky 2, přijde následující impuls ze zdroje 3 100 Hz impulsů v předstihu oproti ustálenému stavu, doba kyvu t2 ještě neskončila a náběžnou hranou tohoto impulsu je nastaven výstup druhého klopného obvodu 7 do stavu logické 1 a náběžnou hranou této změny stavu je nastaven výstup třetího klopného obvodu 8 do stavu logické 1 a tato informace, tj. in219964 formace o podladění, je přivedena na druhý vstup regulátoru 9 zhášecí tlumivky. Jakmile výstup regulátoru 9 zhášecí tlumivky vyšle signál na. druhý vstup zhášecí tlumivky 2 pro rozběh, je první klopný obvod 6 a třetí klopný obvod 8 současně nulován. Časové průběhy důležitých signálů jsou principiálně znázorněny na obr. 2 v ustáleném stavu, na obr. 3 ve stavu přeladění, na obr. 4 ve stavu podladění, přičemž každý z obr. 2 až 4 se skládá ze sedmi grafů, které znázorňují současný průběh napětí, a to prvý graf na vstupu zdroje 3 100 Hz impulsů, druhý graf na výstupu zdroje 3 100 Hz impulsů, třetí graf na výstupu prvního monostabilního znovuspouštěného klopného obvodu 4, čtvrtý graf na výstupu prvého klopného obvodu 6, pátý graf na výstupu druhého znovuspouštěného monostabilního klopného obvodu 5, šestý graf na výstupu druhého klopného obvodu 7, sedmý graf na výstupu třetího klopného obvodu 8.A voltage of 50 Hz from the output of the arc choke 2 is applied to the input of the 3,100 Hz pulse source, which outputs short pulses derived from each pass through the zero level of the arc choke output voltage 2. The first restored monostable flip-flop 4 is triggered. with a swiveling time t1 and a falling edge, a second re-started monostable flip-flop 5 with a swiveling time t2 is lowered. The sweep time t1 is selected such that, at steady state, the first re-started monostable flip-flop 4 is always restarted just before the end of its sweep time. Thus, at its steady state, its logic level is 0. If the arc choke 2 is retuned, then the next pulse from the 3,100 Hz pulse source is delayed compared to the steady state, after the swiveling time t1, the output of the first restarted flip-flop 4 is logical. 1 and the rising edge of this pulse sets the output of the first flip-flop 6 to a logic 1 state, and this information, i.e. the tuning information, is applied to the first input of the arc choke regulator 9. The oscillation time t2 is selected such that it stops at a steady state just before the next trigger pulse. For t2, the output of the second relaunched monostable flip-flop 5 is at logic 0. If the arc choke 2 is tuned, the next pulse comes from a source of 3,100 Hz pulses ahead of steady state, the swing time t2 is not over and the output of the second flip-flop 7 is set to the logic 1 state and the output of the third flip-flop 8 is set to the logic 1 state by the leading edge of this state change and this information, i.e. in219964, the flush formation is applied to the second input of the arc choke regulator 9. As soon as the arc choke regulator output 9 sends a signal to. the second input of the arc choke 2 for starting, the first flip-flop 6 and the third flip-flop 8 are simultaneously reset. The waveforms of the important signals are shown in principle in FIG. 2 in a steady state, in FIG. 3 in a retuning state, in FIG. 4 in a subunit state, each of FIGS. 2 to 4 consisting of seven graphs showing the current voltage waveform. the first graph at the input of the 3,100 Hz pulse source, the second graph at the output of the 3,100 Hz pulse source, the third graph at the output of the first monostable restarted flip-flop 4, the fourth graph at the output of the first flip-flop 6, the fifth graph at the output flip-flop 5, sixth graph at output of second flip-flop 7, seventh graph at output of third flip-flop 8.

Vynálezu je možno využít např. v energetice v kompenzovaných sítích vysokého napětí pro určení takového směru rozběhu pohonu zhášecí tlumivky, který odpovídá přibližování se žádanému vyladěnému stavu sítě.The invention can be used, for example, in power engineering in compensated high voltage networks to determine the direction of start of the arc choke drive that corresponds to the desired tuned state of the network.

Claims

Circuit for distinguishing the tuning direction of the compensated network, characterized in that the high voltage network (1) is connected to the first input of the arc choke (

2), the output of which is connected to the input of the pulse source (3), the output of which is simultaneously connected to the input of the first monostable flip-flop (4), the clock input of the second flip-flop (7) and ηει whose output is connected to the input of the second flip-flop (7), the output of which is connected to the clock input of the third flip-flop (8), the output of which is connected to the second input of the arc choke regulator (9); chokes (2), firstly to the resetting input of the first flip-flop (6) and secondly to the resetting input of the third flip-flop (8), and the output of the first monostable flip-flop (4) is connected to the clock input of the first flip-flop (6) is connected to the first input of the arc choke regulator (9), wherein the voltage source (10) is simultaneously connected to the input of the first flip-flop (6) and to the input of the third Flip-flop (8).

3 sheets of drawings