CS219963B1

CS219963B1 - Connection for switching resistor to arc suppression coil

Info

Publication number: CS219963B1
Application number: CS321881A
Authority: CS
Inventors: Frantisek Mejta; Karel Prochazka
Original assignee: Frantisek Mejta; Karel Prochazka
Priority date: 1981-04-30
Filing date: 1981-04-30
Publication date: 1983-03-25

Abstract

Zapojení pro spínání odporu ke zhášecí tlumivce. Vynález se týká kompenzovaných sítí vysokého napětí, u kterých se užívá přídavného zatěžování pomocného vinutí zhášecích tlumivek ke zvýšení činné složky proudu zemního spojení. Vynález řeší řízení spínání odporu k pomocnému vinutí zhášecí tlumivky v závislosti na velikosti, době trvání napětí na 'zhášecí tlumivce i na zvoleném způsobu provozu. Zapojení vyhodnocuje jak dobu trvání zvýšeného napětí na zhášecí tlumivce, tak i počet krátkodobých napěťových impulsů při přechodných zemních spojeních. Pokud dojde k překročení nastavené doby trvání zvýšeného napětí nebo k překročení počtu napěťových impulsů, popřípadě ke kombinaci jejich vlivu, dojde k předání výstupního povelu na sepnutí odporu. Zapojení obsahuje i tepelný obraz spínaného odporu, obraz oteplení je odvozován od velikosti napětí na zhášecí tlumivce a jeho trvání. Překročení obrazu dovolené teploty způsobí zablokování výstupního povelu. Při trvání napětí na zhášecí tlumivce je při volbě provozu se signalizací zemního spojení další činnost zablokována, při volbě provozu s vypínáním zemních spojení zapojení obnovuje celý cyklus činnosti do zániku napětí na zhášecí tlumivce. Vynálezu může být využito v provozech energetikyCircuit for switching a resistor to a quenching choke. The invention relates to compensated high-voltage networks in which additional loading of the auxiliary winding of the quenching chokes is used to increase the active component of the ground fault current. The invention solves the control of switching the resistor to the auxiliary winding of the quenching choke depending on the size, duration of the voltage on the quenching choke and on the selected mode of operation. The circuit evaluates both the duration of the increased voltage on the quenching choke and the number of short-term voltage pulses during transient ground faults. If the set duration of the increased voltage is exceeded or the number of voltage pulses is exceeded, or if their influence is combined, an output command is transmitted to switch on the resistor. The circuit also contains a thermal image of the switched resistor, the heating image is derived from the voltage on the quenching choke and its duration. Exceeding the permissible temperature image causes the output command to be blocked. When the voltage on the extinguishing choke persists, further activity is blocked when selecting operation with ground fault signaling, and when selecting operation with ground fault switching, the circuit resumes the entire cycle of activity until the voltage on the extinguishing choke disappears. The invention can be used in power plants

Description

Zapojení pro spínání odporu ke zhášecí tlumivce. Vynález se týká kompenzovaných sítí vysokého napětí, u kterých se užívá přídavného zatěžování pomocného vinutí zhášecích tlumivek ke zvýšení činné složky proudu zemního spojení. Vynález řeší řízení spínání odporu k pomocnému vinutí zhášecí tlumivky v závislosti na velikosti, době trvání napětí na 'zhášecí tlumivce i na zvoleném způsobu provozu. Zapojení vyhodnocuje jak dobu trvání zvýšeného napětí na zhášecí tlumivce, tak i počet krátkodobých napěťových impulsů při přechodných zemních spojeních. Pokud dojde k překročení nastavené doby trvání zvýšeného napětí nebo k překročení počtu napěťových impulsů, popřípadě ke kombinaci jejich vlivu, dojde k předání výstupního povelu na sepnutí odporu. Zapojení obsahuje i tepelný obraz spínaného odporu, obraz oteplení je odvozován od velikosti napětí na zhášecí tlumivce a jeho trvání. Překročení obrazu dovolené teploty způsobí zablokování výstupního povelu. Při trvání napětí na zhášecí tlumivce je při volbě provozu se signalizací zemního spojení další činnost zablokována, při volbě provozu s vypínáním zemních spojení zapojení obnovuje celý cyklus činnosti do zániku napětí na zhášecí tlumivce. Vynálezu může být využito v provozech energetiky.Connection for switching resistance to arc suppression coil. The invention relates to compensated high voltage networks in which an additional load of the auxiliary winding of arc suppressors is used to increase the active component of the ground fault current. The invention solves the control of the switching of the resistor to the auxiliary winding of the arc choke in dependence on the magnitude, duration of voltage on the arc choke and on the selected mode of operation. The circuit evaluates both the duration of the increased voltage at the arc suppression coil and the number of short-term voltage pulses during transient earth faults. If the set duration of the increased voltage is exceeded or the number of voltage pulses is exceeded, or their effect is combined, the output command for switching the resistance is transmitted. The circuit also contains a thermal image of the switched resistance, the image of the warming is derived from the magnitude of the voltage on the arc suppression coil and its duration. Exceeding the allowable temperature image causes the output command to be blocked. When the voltage at the arc choke is maintained, the next activity is blocked when selecting operation with ground fault signaling, when the operation is switched off at ground fault, the wiring restores the entire cycle of operation until the voltage at the arc choke is lost. The invention can be used in power plants.

Vynález se týká zapojení pro spínání odporu ke zhášecí tlumivce v sítích s kompenzací zemních kapacitních proudů zhášecí tlumivkou, jehož účelem je zvýšení činné složky proudu vedení se zemním spojením a tím zlepšení podmínek pro činnost zemních ochran. Současně zapojení podle vynálezu umožňuje ochranu sítí před rezonančními přepětími způsobenými obvodem nulové složkou soustavy.BACKGROUND OF THE INVENTION 1. Field of the Invention The invention relates to a circuit for switching resistance to a quench choke in networks with earth capacitance compensation by a quench choke, the purpose of which is to increase the active current component of the earth fault line and thereby improve the conditions for earth fault protection. At the same time, the circuitry according to the invention allows the networks to be protected against resonant overvoltages caused by the zero component of the system.

Dosud užívaná zapojení automatik pro spínání odporu ke zhášecí tlumivce využívala pro časovači funkce buď elektromechanických časových relé, popřípadě RC obvodů s jazýčkovými relé, pro logické funkce pak reléovou nebo diodově-reléovou logiku. Nevýhody elektromechanických časových relé jsou zejména ve velkých rozměrech, spotřebě a malé přesnosti, spolehlivosti i nárocích na údržbu, u reléové logiky jsou důvody prakticky tytéž, činnost je závislá na stavu a seřízení kontaktů. U diodově-reléové logiky vznikají obtíže při seřizování vzhledem k nedefinovaným hodnotám odpadu jazýčkových relé. Další nevýhody známých řešení jsou nedokonalé zajištění ochrany připojovaného odporu před přehřátím. Dosavadní řešení automatik pro spínání odporu ke zhášecí tlumivce nesplňují požadavky nově zaváděných sítí s vypínáním při zemních spojeních, při kterých může být blokování činnosti po cyklu automaticky a trvajícím zemním spojení nežádoucí, stejně jako vyvolání zapínacího povelu na odpor při krátkodobých přechodných zemních spojeních.The hitherto used automation circuit for switching resistance to arc suppression coil used for timing functions either electromechanical timing relays or RC circuits with reed relays, for logic functions relay or diode-relay logic. The disadvantages of electromechanical time relays are mainly in large dimensions, consumption and low accuracy, reliability and maintenance demands, the reasons for the relay logic are practically the same, the activity depends on the state and adjustment of contacts. With the diode relay logic, adjustment difficulties arise due to undefined reed relay values. Further disadvantages of the known solutions are the imperfect provision of protection of the connected resistor against overheating. Existing automation solutions for switching resistors to the arc suppression coil do not meet the requirements of newly introduced earth-fault trip networks, where blocking of operation after a cycle can automatically be undesirable and long-term ground faults, as well as triggering a short-circuit earth fault resistance command.

Tyto nevýhody podstatně zmírňuje zapojení pro spínání odporu ke zhášecí tlumivce podle vynálezu, jehož podstata spočívá v tom, že k prvnímu výstupu zhášecí tlumivky je připojen vstup usměrňovače, jehož výstup je připojen jednak na prvý vstup třetího spínače, jednak na první vstup prvého komparátoru, jehož výstup je připojen jednak na prvý vstup obvodu logického součtu, jednak na druhý vstup druhého spínače, jednak na druhý vstup časového obvodu, jednak na vstup prvního monostabilního klopného obvodu, jehož výstup je připojen k druhému vstupu prvního spínače, jehož výstup je připojen k prvnímu vstupu prvního integrátoru, jehož výstup je připojen na první vstup druhého komparátoru, jehož výstup je připojen na prvý vstup prvého obvodu logického součinu, jehož výstup je připojen jednak na vstup druhého monostabilního klopného obvodu, jednak na nastavovací vstup prvého klopného obvodu, jehož výstup je připojen na druhý vstup čtvrtého spínače, jehož výstup je připojen na druhý vstup druhého integrátoru, jehož výstup je připojen jednak na druhý vstup třetího komparátoru, jednak na vstup diodového hradla, jehož výstup je připojen na vstup analogové paměti, jejíž výstup je připojen na vstup oddělovacího zesilovače, jehož výstup je připojen jednak na prvý vstup čtvrtého komparátoru, jednak na prvý vstup třetího komparátoru, jehož výstup je připojen na nulovací vstup prvého klopného obvodu, výstup druhého monostabilního klopného obvodu je připojen jednak k prvému vstupu druhého obvodu logického součinu, jednak k druhému vstupu třetího spínače, jednak na vstup odporu, jednak ke druhému obvodu logického součtu, jehož výstup je připojen na první vstup časového obvodu, jehož výstup je připojen na nulovací vstup druhého klopného obvodu, jehož výstup je připojen na prvý vstup obvodu negovaného tyristoru součtu, jakož výstup je připojen na druhý vstup prvého obvodu logického součinu, výstup třetího spínače je připojen k prvému vstupu druhého integrátoru, výstup prvého nastavitelného zdroje napětí je připojen na prvý vstup druhého spínače, jehož výstup je připojen na druhý vstup prvého integrátoru, výstup druhého nastavitelného zdroje napětí je připojen na druhý vstup prvého komparátoru, výstup odporu je připojen na druhý výstup zhášecí tlumivky, první zdroj regerenčního napětí je připojen na druhý vstup druhého obvodu logického součinu, jehož výstup je připojen na nastavovací vstup druhého klopného obvodu, druhý zdroj referenčního napětí je připojen jednak na první vstup čtvrtého spínače, jednak na první vstup prvního spínače, jednak na druhý vstup druhého komparátoru, jednak na druhý vstup čtvrtého komparátoru, jehož výstup je připojen na druhý vstup obvodu negovaného logického součtu, výstup prvého monostabilního klopného obvodu je připojen na vstup třetího monostabilního klopného obvodu, jehož výstup je připojen na třetí vstup prvého integrátoru.These disadvantages are greatly mitigated by the circuitry for switching the resistor to the arc choke of the present invention, wherein the first output of the arc choke is connected to a rectifier input whose output is connected both to the first input of the third switch and to the first input of the first comparator. the output is connected to the first input of the logic sum circuit, to the second input of the second switch, and to the second input of the timing circuit, and to the input of the first monostable flip-flop whose output is connected to the second input of the first switch whose output is connected to the first input a first integrator whose output is connected to the first input of a second comparator whose output is connected to the first input of a first logic product circuit, the output of which is connected both to the input of the second monostable flip-flop and connected to the second input of the fourth switch, the output of which is connected to the second input of the second integrator, the output of which is connected both to the second input of the third comparator and to the diode gate input, the output of which is connected to analogue input; an amplifier whose output is connected to the first input of the fourth comparator and to the first input of the third comparator whose output is connected to the reset input of the first flip-flop, the output of the second monostable flip-flop is connected to the first input of the second logic the input of the third switch, on the one hand to the input of the resistor, on the other hand to the second logic sum circuit, the output of which is connected to the first input of the timing circuit, the output of which is connected to the reset input of the second flip-flop; as the output is connected to the second input of the first logic product circuit, the output of the third switch is connected to the first input of the second integrator, the output of the first adjustable voltage source is connected to the first input of the second switch whose output is connected to the second input of the first integrator the voltage is connected to the second input of the first comparator, the output of the resistor is connected to the second output of the arc suppression coil, the first source of regenerative voltage is connected to the second input of the second logic product circuit to the first input of the fourth switch, to the first input of the first switch, to the second input of the second comparator, and to the second input of the fourth comparator, the output of which is connected to the second input of the negated logic the monostable flip-flop is connected to the input of the third monostable flip-flop, the output of which is connected to the third input of the first integrator.

Výhodou zapojení podle vynálezu je, že použité zapojení umožňuje dodržení logických i časových funkcí bez seřizování logických obvodů. Zapojení umožňuje definované zpracování přerušovaných i trvajících zemních spojení a splňuje požadavky jak pro provoz v kompenzovaných sítích se signalizací zemních spojení, tak i jejich vypínání včetně spolupráce s rychlým a pomalým OZ. U tepelného obrazu je dokonalejší přizpůsobení ohřevu i vychládání odporu, což umožňuje zjednodušení dosavadních ochranných obvodů zhášecí tlumivky.An advantage of the circuitry according to the invention is that the circuitry used allows the logic and time functions to be maintained without adjusting the logic circuits. The wiring enables defined processing of intermittent and persistent ground faults and fulfills the requirements for operation in compensated networks with ground fault signaling as well as their switching off, including cooperation with fast and slow OZ. The thermal image is better adapted to heating and cooling resistance, which allows simplification of the current protection circuits of the arc choke.

Příklad praktického provedení zapojení pro spínání odporu ke zhášecí tlumivce je znázorněn v blokovém schématu na výkresu. Z výkresu je patrno, že k prvnímu výstupu zhášecí tlumivky 1 je připojen vstup usměrňovače 2, jehož výstup je připojen jednak na prvý vstup třetího spínače 12, jednak na prvý vstup prvého komparátoru 3, jehož výstup je připojen jednak na prvý vstup obvodu 22 logického součtu, jednak na druhý vstup druhého spínače 10, jednak na druhý vstup časového obvodu 23, jednak na vstup prvního monostabilního klopného obvodu 4, jehož výstup je připojen k druhému vstupu prvního spínače 5, jehož výstup je připojen k prvnímu vstupu prvního integrátoru 6, jehož výstup je připojen na prvý vstup druhého komparátorů 7, jehož výstup je připojen na prvý vstup prvého obvodu 26 logického součinu, jehož výstup je připojen jednak na vstup druhého monostabilního klopného obvodu 21, jednak na nastavovací vstup prvého klopného obvodu 19, jehož výstup je připojen na druhý vstup čtvrtého spínače 18, jehož výstup je připojen na druhý vstup druhého integrátoru 13, jehož výstup je připojen jednak na druhý vstup třetího komparátorů 20, jednak na vstup diodového hradla 14, jehož výstup je připojen na vstup analogové paměti 15, jejíž výstup je připojen na vstup oddělovacího zesilovače 16, jehož výstup je připojen jednak na první vstup čtvrtého komparátorů 17, jednak na první vstup třetího komparátorů 20, jehož výstup je připojen na nulovací vstup prvého klopného obvodu 19, výstup druhého monostabilního klopného obvodu 21 je připojen jednak k prvému vstupu druhého obvodu 25 logického součinu, jednak k druhému vstupu třetího spínače 12, jednak na vstup odporu 11, jednak ke druhému vstupu obvodu 22 logického součtu, jehož výstup je připojen na první vstup časového obvodu 23, jehož výstup je připojen na nulovací vstup druhého klopného obvodu 24, jehož výstup je připojen na první vstup obvodu 27 negovaného logického součtu, jehož výstup je připojen na druhý vstup prvého obvodu 26 logického součinu, výstup třetího spínače 12 je připojen k prvému vstupu druhého integrátoru 13, výstup prvého nastavitelného zdroje 9 napětí je připojen na prvý vstup druhého spínače 10, jehož výstup je připojen na druhý vstup prvého integrátoru 6, výstup druhého nastavitelného zdroje 8 napětí je připojen na druhý vstup prvého komparátorů 3, výstup odporu 11 je připojen na druhý výstup zhášecí tlumivky 1, první zdroj 28 referenčního napětí je připojen na druhý vstup druhého obvodu 25 logického součinu, jehož druhého klopného obvodu 24, druhý zdroj 29 referenčního napětí je připojen jednak na první vstup čtvrtého spínače 18, jednak na první vstup prvního spínače 5, jednak na druhý vstup druhého komparátorů 7, jednak na druhý vstup čtvrtého komparátoru 17, jehož výstup je připojen na druhý vstup obvodu 27 negovaného logického součtu, výstup prvého monostabilního klopného obvodu 4 je připojen na vstup třetího monostabilního klopného obvodu 30, jehož výstup je připojen na třetí vstup prvého integrátoru 6.An example of a practical embodiment of a circuit for switching a resistor to an arc suppression coil is shown in the block diagram of the drawing. The drawing shows that the first output of the arc choke 1 is connected to the input of the rectifier 2, the output of which is connected both to the first input of the third switch 12 and to the first input of the first comparator 3. to the second input of the second switch 10, to the second input of the timing circuit 23, and to the input of the first monostable flip-flop 4 whose output is connected to the second input of the first switch 5, the output of which is connected to the first input of the first integrator 6 is connected to the first input of the second comparator 7, the output of which is connected to the first input of the first logical product circuit 26, the output of which is connected both to the input of the second monostable flip-flop 21 and the input of the fourth switch 18, the output of which is connected to the second input of the second integrator 13, the output of which is connected to the second input of the third comparator 20, and to the input of the diode gate 14, the output of which is connected to the analogue input 15, the output of which is connected to the first input of the fourth comparator 17, first to the first input of the third comparator 20, the output of which is connected to the reset input of the first flip-flop 19, the output of the second monostable flip-flop 21 is connected to the first input of the second logic 12, to the input of resistor 11, and to the second input of the logic sum circuit 22, the output of which is connected to the first input of the timing circuit 23, the output of which is connected to the reset input of the second flip-flop 24. logical sum whose output is at connected to the second input of the first logic 26 circuit, the output of the third switch 12 is connected to the first input of the second integrator 13, the output of the first adjustable voltage source 9 is connected to the first input of the second switch 10 whose output is connected to the second input of the first integrator 6 the second adjustable voltage source 8 is connected to the second input of the first comparators 3, the output of the resistor 11 is connected to the second output of the arc choke 1, the first reference voltage source 28 is connected to the second input of the second logic product 25; The reference voltage 29 is connected to the first input of the fourth switch 18, to the first input of the first switch 5, to the second input of the second comparator 7, and to the second input of the fourth comparator 17, the output of which is connected to the second input of the negated logic 27 circuit. first monostable output it flip-flop 4 is connected to the input of the third monostable multivibrator 30 whose output is connected to the third input of the first integrator 6th

Signál o kmitočtu 50 Hz z prvého výstupu zhášecí tlumivky 1 je v usměrňovači 2 usměrněn, jestliže toto napětí je větší než zvolené napětí druhého nastavitelného zdroje 8 napětí, pak výstup komparátorů 3 je v úrovni logické 1 a připne pomocí druhé-fij ho spínače 10 první nastavitelný zdroj 9 napětí na druhý vstup prvního integrátoruThe 50 Hz signal from the first quench coil output 1 is rectified in the rectifier 2 if this voltage is greater than the selected voltage of the second adjustable voltage source 8, then the comparator output 3 is at logic level 1 and closes the first 10 using the second switch. an adjustable voltage source 9 for the second input of the first integrator

6. Po dobu sepnutí druhého spínače 10 narůstá napětí na výstupu prvého integrátoru 6, strmost růstu je tím větší, čím větší je napětí prvého nastavitelného zdroje 9 napětí. Tímto způsobem je určován první vyčkávací čas tO. V okamžiku, kdy napětí na výstupn prvního integrátoru 6 dosáhne úrovně druhého zdroje 29 referenčního napětí, druhý komparátor 7 překlopí a logická 1 na jeho výstupu vyvolá další sekvenci povelů. Náběžná hrana signálu logické 1 na výstupu prvého komparátorů 3 spouští monostabilní klopný obvod 4, jenž po dobu tl svého kmitu spíná první spínač 5 a připíná druhý zdroj 29 referenčního napětí na druhý vstup prvého integrátoru 6. Tak je zahrnuta určitou vahou danou velikostí napětí druhého zdroje 29 referenčního napětí a času tl do velikosti napětí na výstupu prvého integrátoru 6 a skutečností, že po dobu integrace došlo k poklesu signálu z prvého výstupu zhášecí tlumivky 1 pod nastavenou mez. Prvním impulsem s dobou trvání tl je spuštěn třetí monostabilní klopný obvod 30, který nuluje první integrátor 6, za dobu t2. jestliže není splněna žádná z blokovacích podmínek, je výstup obvodu 27 negovaného logického součtu ve stavu logické 1 a v případě, že výstup druhého komparátorů 7 nabyl stavu logické 1, je spuštěn druhý monostabilní klopný obvod 21, jenž na dobu t3 svého kyvu spíná odpor 11 k druhému výstupu zhášecí tlumivky 1. Spádovou hranou tohoto impulsu po průchodu obvodem 22 logického součtu je spuštěn časový obvod 23, za předpokladu, že výstup prvého komparátorů 3 je ve stavu logické 0 a není tak časový obvod 23 trvale nulován, jestliže je však na výstupu prvého komparátorů 3 ještě úroveň logické 1, je časový obvod 23 spuštěn spádovou hranou signálu na výstupu prvého komparátorů 3, doba kyvu je t4. jestliže v této době se obnoví stav logické 1 na výstupu prvého komparátorů 3, je časový obvod 23 opět nulován a znovu spuštěn po přechodu výstupu prvého komparátorů 3 do stavu logické 0. Po skončení doby t4 je nulován druhý klopný obvod 24. jestliže první zdroj '28 referenčního napětí má úroveň logické 1, pak impuls z výstupu druhého monostabilního klopného obvodu 21 po průchodu druhým obvodem 25 logického součtu, nastaví výstup druhého klopného obvodu 24 do stavu logické 1. Tento signál se v obvodu 27 negovaného logického součtu sčítá s výstupním signálem čtvrtého komparátorů 17. jestliže jeden z uvedených signálů má úroveň logické 1, pak na výstupu obvodu 27 negovaného logického součtu je úroveň logické 0, a nelze spustit druhý monostabilní klopný obvod 21. Na prvý vstup druhého integrátoru 13 přes třetí spínač 12 je přive·... děno usměrněné napětí z prvního výstupu6. While the second switch 10 is energized, the voltage at the output of the first integrator 6 increases, the steepness of the increase is the greater the voltage of the first adjustable voltage source 9. In this way, the first holding time t0 is determined. When the voltage at the output of the first integrator 6 reaches the level of the second reference voltage source 29, the second comparator 7 flips and the logic 1 at its output invokes the next sequence of commands. The leading edge of the logic 1 signal at the output of the first comparator 3 triggers a monostable flip-flop 4 which, during its oscillation t1, switches the first switch 5 and closes the second reference voltage source 29 to the second input of the first integrator 6. 29 of the reference voltage and time t1 to the voltage level at the output of the first integrator 6 and the fact that during the integration period the signal from the first output of the arc choke 1 has fallen below the set limit. A first pulse of duration t1 triggers a third monostable flip-flop 30, which resets the first integrator 6, over time t2. if none of the blocking conditions is met, the output of the negated logic circuit 27 is in logic 1, and in the event that the output of the second comparator 7 has reached logic 1, the second monostable flip-flop 21 is triggered. To the second output of the arc choke 1. The timing circuit 23 is triggered by the edge of this pulse after passing through the logic sum circuit 22, provided that the output of the first comparators 3 is in logic 0 and the timing circuit 23 is not permanently reset. If the first comparator 3 is still at logic level 1, the timing circuit 23 is triggered by the falling edge of the signal at the output of the first comparator 3, the swing time being t4. if at this time the logic 1 state at the output of the first comparator 3 is restored, the timing circuit 23 is reset and restarted after the output of the first comparator 3 goes to the logic 0 state. 28 the reference voltage level is logic 1, then the pulse from the output of the second monostable flip-flop 21 after passing through the second logical-sum circuit 25 sets the output of the second flip-flop 24 to the logic 1 state. If one of said signals has a logic level of 1, then the output of the negated logic sum circuit 27 is a logic level of 0, and the second monostable flip-flop 21 cannot be triggered. the rectified voltage from the first output

13 zhášecí tlumivky 1, které je úměrné napětí na odporu 11. Časovou konstantou prvního vstupu druhého integrátoru 13 je respektována oteplovací charakteristika odporu 11. Výstupní napětí druhého integrátoru 13 je přes diodové hradlo 14 přivedeno na analogovou paměť 15, která obsahuje časovou konstantu respektující ochlazovací charakteristiku odporu 11. Analogovou paměť 15 tvoří paralelní RC obvod, který při výpadku napájecího napětí uchovává původní informaci o stavu oteplení odporu 11 ve formě napětí. Statické uchování napětí v analogové paměti 15 i při výpadku napájecího napětí zajišťuje diodové hradlo 14 a oddělovací zesilovač 16. V okamžiku sepnutí odporu 11 ke zhášecí tlumivce 1 je nastaven výstup prvního klopného obvodu 19 do stavu logické 1 a čtvrtý spínač 18 připne na druhý vstup druhého integrátoru 13 druhý obvod této integrace je velmi malá, výstupní napětí druhého integrátoru 13 roste až do hodnoty napětí, které je na výstupu oddělova63 čího zesilovače 16, pak překlopí třetí komparátor 20, vynuluje první klopný obvod 19 a tak rozepne čtvrtý spínač 18. Tímto způsobem dosáhl druhý integrátor 13 velikosti napětí uchovaného v analogové paměti 15 a následuje integrace po dobu sepnutí odporu 11. jakmile dosáhne výstupní napětí druhého integrátoru 13, t). i výstupní napětí oddělovacího zesilovače 16, hodnoty druhého zdroje 29 referenčního napětí, překlopí čtvrtý komparátor 17 do stavu logické 1 a zablokuje tak možnost dalšího sepnutí odporu 11. Po ochlazení odporu 11, což představuje pokles napětí uchovaného v analogové paměti 15 s ochlazovací časovou konstantou, čtvrtý komparátor 17 překlopí opět do stavu logické 0 a při splnění dalších podmínek je možno opětovné sepnutí odporu 11.13 of the quench coil 1, which is proportional to the voltage at the resistor 11. The warming characteristic of the resistor 11 is respected by the time constant of the first input of the second integrator 13. The output voltage of the second integrator 13 is The analogue memory 15 consists of a parallel RC circuit, which in the event of a power failure keeps the original information on the state of warming of the resistor 11 in the form of a voltage. Static voltage storage in the analogue memory 15 is provided by the diode gate 14 and the decoupling amplifier 16 in the event of a power failure. When the resistor 11 is switched to the arc choke 1, the output of the first flip-flop 19 is set to logic 1 and the fourth switch 18 of the integrator 13, the second circuit of this integration is very small, the output voltage of the second integrator 13 increases up to the voltage at the output of the separator 63, then flips the third comparator 20, resets the first flip-flop 19 and opens the fourth switch 18. the second integrator 13 has reached the amount of voltage stored in the analogue memory 15 and is followed by integration while the resistor 11 is energized once it reaches the output voltage of the second integrator 13, t). Also, the output voltage of the decoupling amplifier 16, the value of the second reference voltage source 29, switches the comparator 17 to the logic 1 state, thereby blocking the possibility of further switching of the resistor 11. After the resistor 11 cools, representing a voltage drop in the analog memory 15 with a cooling time. the fourth comparator 17 reverts to the logic 0 state again and if other conditions are met, the resistor 11 can be switched on again.

Vynález bude možno využít například v energetice ke spínání odporu ke zhášecí tlumice.The invention can be used, for example, in power engineering to switch resistance to an arc quench.

Claims

Connection for switching a resistor to a quench choke, characterized in that a rectifier input (2) is connected to the first output of the quench choke (1), the output of which is connected to the first input of the third switch (12) and to the first input of the first comparator 3), the output of which is connected to the first input of the circuit (22) of the logical sum, to the second input of the second switch (10), and to the second input of the time circuit (23), and to the input of the first monostable flip-flop (4) the output is connected to the second input of the first switch (5), the output of which is connected to the first input of the first integrator (6), the output of which is connected to the first input of the second comparator (7), logic product, the output of which is connected both to the input of the second monostable flip-flop (21) and to the setting input of the first flip-flop (19), whose output is connected to the second input of the fourth switch (18), the output of which is connected to the second input of the second integrator (13), the output of which is connected both to the second input of the third comparator (20) and to the input of the diode gate (14) to an analog memory input (15) whose output is connected to an input amplifier (16) whose output is connected both to the first input of the fourth comparator (17) and to the first input of the third comparator (20) whose output is connected to the zero the input of the first flip-flop (19), the output of the second monostable flip-flop (21) is connected to the first input of the second logic product ynAlez (25), to the second input of the third switch (12), to the second input of the logic sum circuit (22), the output of which is connected to the first input of the time circuit (23 j, whose output is connected to the reset input of the second flip-flop) the output of which is connected to the first input of the negated logic sum circuit (27), the output of which is connected to the second input of the first logic product (26), the output of the third switch (12) is connected to the first input of the second integrator (24). 13), the output of the first adjustable voltage source (9) is connected to the first input of the second switch (10), the output of which is connected to the second input of the first integrator (6), the output of the second adjustable voltage source (8) is connected to the second input of the first comparator (3), the output of resistor (11) is connected to the second output of the arc choke (1), the first reference voltage source (28) is connected to the second input of the second logic product (25), the output of which is connected to the adjusting input of the second flip-flop (24), the second reference voltage source (29) is connected both to the first input of the fourth switch (18) and to the first input of the first switch (5) and to the second second input of the second comparator (7) and second input of the fourth comparator (17), the output of which is connected to the second input of the negated logic sum circuit (27), the output of the first monostable flip-flop (4) is connected to the 30), the output of which is connected to the third input of the first integrator (6).