CS219963B1 - Zapojení pro spínání odporu ke zhášecí tlumivce - Google Patents

Abstract

Zapojení pro spínání odporu ke zhášecí tlumivce. Vynález se týká kompenzovaných sítí vysokého napětí, u kterých se užívá přídavného zatěžování pomocného vinutí zhášecích tlumivek ke zvýšení činné složky proudu zemního spojení. Vynález řeší řízení spínání odporu k pomocnému vinutí zhášecí tlumivky v závislosti na velikosti, době trvání napětí na 'zhášecí tlumivce i na zvoleném způsobu provozu. Zapojení vyhodnocuje jak dobu trvání zvýšeného napětí na zhášecí tlumivce, tak i počet krátkodobých napěťových impulsů při přechodných zemních spojeních. Pokud dojde k překročení nastavené doby trvání zvýšeného napětí nebo k překročení počtu napěťových impulsů, popřípadě ke kombinaci jejich vlivu, dojde k předání výstupního povelu na sepnutí odporu. Zapojení obsahuje i tepelný obraz spínaného odporu, obraz oteplení je odvozován od velikosti napětí na zhášecí tlumivce a jeho trvání. Překročení obrazu dovolené teploty způsobí zablokování výstupního povelu. Při trvání napětí na zhášecí tlumivce je při volbě provozu se signalizací zemního spojení další činnost zablokována, při volbě provozu s vypínáním zemních spojení zapojení obnovuje celý cyklus činnosti do zániku napětí na zhášecí tlumivce. Vynálezu může být využito v provozech energetiky

Description

Zapojení pro spínání odporu ke zhášecí tlumivce. Vynález se týká kompenzovaných sítí vysokého napětí, u kterých se užívá přídavného zatěžování pomocného vinutí zhášecích tlumivek ke zvýšení činné složky proudu zemního spojení. Vynález řeší řízení spínání odporu k pomocnému vinutí zhášecí tlumivky v závislosti na velikosti, době trvání napětí na 'zhášecí tlumivce i na zvoleném způsobu provozu. Zapojení vyhodnocuje jak dobu trvání zvýšeného napětí na zhášecí tlumivce, tak i počet krátkodobých napěťových impulsů při přechodných zemních spojeních. Pokud dojde k překročení nastavené doby trvání zvýšeného napětí nebo k překročení počtu napěťových impulsů, popřípadě ke kombinaci jejich vlivu, dojde k předání výstupního povelu na sepnutí odporu. Zapojení obsahuje i tepelný obraz spínaného odporu, obraz oteplení je odvozován od velikosti napětí na zhášecí tlumivce a jeho trvání. Překročení obrazu dovolené teploty způsobí zablokování výstupního povelu. Při trvání napětí na zhášecí tlumivce je při volbě provozu se signalizací zemního spojení další činnost zablokována, při volbě provozu s vypínáním zemních spojení zapojení obnovuje celý cyklus činnosti do zániku napětí na zhášecí tlumivce. Vynálezu může být využito v provozech energetiky.

Vynález se týká zapojení pro spínání odporu ke zhášecí tlumivce v sítích s kompenzací zemních kapacitních proudů zhášecí tlumivkou, jehož účelem je zvýšení činné složky proudu vedení se zemním spojením a tím zlepšení podmínek pro činnost zemních ochran. Současně zapojení podle vynálezu umožňuje ochranu sítí před rezonančními přepětími způsobenými obvodem nulové složkou soustavy.

Dosud užívaná zapojení automatik pro spínání odporu ke zhášecí tlumivce využívala pro časovači funkce buď elektromechanických časových relé, popřípadě RC obvodů s jazýčkovými relé, pro logické funkce pak reléovou nebo diodově-reléovou logiku. Nevýhody elektromechanických časových relé jsou zejména ve velkých rozměrech, spotřebě a malé přesnosti, spolehlivosti i nárocích na údržbu, u reléové logiky jsou důvody prakticky tytéž, činnost je závislá na stavu a seřízení kontaktů. U diodově-reléové logiky vznikají obtíže při seřizování vzhledem k nedefinovaným hodnotám odpadu jazýčkových relé. Další nevýhody známých řešení jsou nedokonalé zajištění ochrany připojovaného odporu před přehřátím. Dosavadní řešení automatik pro spínání odporu ke zhášecí tlumivce nesplňují požadavky nově zaváděných sítí s vypínáním při zemních spojeních, při kterých může být blokování činnosti po cyklu automaticky a trvajícím zemním spojení nežádoucí, stejně jako vyvolání zapínacího povelu na odpor při krátkodobých přechodných zemních spojeních.

Tyto nevýhody podstatně zmírňuje zapojení pro spínání odporu ke zhášecí tlumivce podle vynálezu, jehož podstata spočívá v tom, že k prvnímu výstupu zhášecí tlumivky je připojen vstup usměrňovače, jehož výstup je připojen jednak na prvý vstup třetího spínače, jednak na první vstup prvého komparátoru, jehož výstup je připojen jednak na prvý vstup obvodu logického součtu, jednak na druhý vstup druhého spínače, jednak na druhý vstup časového obvodu, jednak na vstup prvního monostabilního klopného obvodu, jehož výstup je připojen k druhému vstupu prvního spínače, jehož výstup je připojen k prvnímu vstupu prvního integrátoru, jehož výstup je připojen na první vstup druhého komparátoru, jehož výstup je připojen na prvý vstup prvého obvodu logického součinu, jehož výstup je připojen jednak na vstup druhého monostabilního klopného obvodu, jednak na nastavovací vstup prvého klopného obvodu, jehož výstup je připojen na druhý vstup čtvrtého spínače, jehož výstup je připojen na druhý vstup druhého integrátoru, jehož výstup je připojen jednak na druhý vstup třetího komparátoru, jednak na vstup diodového hradla, jehož výstup je připojen na vstup analogové paměti, jejíž výstup je připojen na vstup oddělovacího zesilovače, jehož výstup je připojen jednak na prvý vstup čtvrtého komparátoru, jednak na prvý vstup třetího komparátoru, jehož výstup je připojen na nulovací vstup prvého klopného obvodu, výstup druhého monostabilního klopného obvodu je připojen jednak k prvému vstupu druhého obvodu logického součinu, jednak k druhému vstupu třetího spínače, jednak na vstup odporu, jednak ke druhému obvodu logického součtu, jehož výstup je připojen na první vstup časového obvodu, jehož výstup je připojen na nulovací vstup druhého klopného obvodu, jehož výstup je připojen na prvý vstup obvodu negovaného tyristoru součtu, jakož výstup je připojen na druhý vstup prvého obvodu logického součinu, výstup třetího spínače je připojen k prvému vstupu druhého integrátoru, výstup prvého nastavitelného zdroje napětí je připojen na prvý vstup druhého spínače, jehož výstup je připojen na druhý vstup prvého integrátoru, výstup druhého nastavitelného zdroje napětí je připojen na druhý vstup prvého komparátoru, výstup odporu je připojen na druhý výstup zhášecí tlumivky, první zdroj regerenčního napětí je připojen na druhý vstup druhého obvodu logického součinu, jehož výstup je připojen na nastavovací vstup druhého klopného obvodu, druhý zdroj referenčního napětí je připojen jednak na první vstup čtvrtého spínače, jednak na první vstup prvního spínače, jednak na druhý vstup druhého komparátoru, jednak na druhý vstup čtvrtého komparátoru, jehož výstup je připojen na druhý vstup obvodu negovaného logického součtu, výstup prvého monostabilního klopného obvodu je připojen na vstup třetího monostabilního klopného obvodu, jehož výstup je připojen na třetí vstup prvého integrátoru.

Výhodou zapojení podle vynálezu je, že použité zapojení umožňuje dodržení logických i časových funkcí bez seřizování logických obvodů. Zapojení umožňuje definované zpracování přerušovaných i trvajících zemních spojení a splňuje požadavky jak pro provoz v kompenzovaných sítích se signalizací zemních spojení, tak i jejich vypínání včetně spolupráce s rychlým a pomalým OZ. U tepelného obrazu je dokonalejší přizpůsobení ohřevu i vychládání odporu, což umožňuje zjednodušení dosavadních ochranných obvodů zhášecí tlumivky.

Příklad praktického provedení zapojení pro spínání odporu ke zhášecí tlumivce je znázorněn v blokovém schématu na výkresu. Z výkresu je patrno, že k prvnímu výstupu zhášecí tlumivky 1 je připojen vstup usměrňovače 2, jehož výstup je připojen jednak na prvý vstup třetího spínače 12, jednak na prvý vstup prvého komparátoru 3, jehož výstup je připojen jednak na prvý vstup obvodu 22 logického součtu, jednak na druhý vstup druhého spínače 10, jednak na druhý vstup časového obvodu 23, jednak na vstup prvního monostabilního klopného obvodu 4, jehož výstup je připojen k druhému vstupu prvního spínače 5, jehož výstup je připojen k prvnímu vstupu prvního integrátoru 6, jehož výstup je připojen na prvý vstup druhého komparátorů 7, jehož výstup je připojen na prvý vstup prvého obvodu 26 logického součinu, jehož výstup je připojen jednak na vstup druhého monostabilního klopného obvodu 21, jednak na nastavovací vstup prvého klopného obvodu 19, jehož výstup je připojen na druhý vstup čtvrtého spínače 18, jehož výstup je připojen na druhý vstup druhého integrátoru 13, jehož výstup je připojen jednak na druhý vstup třetího komparátorů 20, jednak na vstup diodového hradla 14, jehož výstup je připojen na vstup analogové paměti 15, jejíž výstup je připojen na vstup oddělovacího zesilovače 16, jehož výstup je připojen jednak na první vstup čtvrtého komparátorů 17, jednak na první vstup třetího komparátorů 20, jehož výstup je připojen na nulovací vstup prvého klopného obvodu 19, výstup druhého monostabilního klopného obvodu 21 je připojen jednak k prvému vstupu druhého obvodu 25 logického součinu, jednak k druhému vstupu třetího spínače 12, jednak na vstup odporu 11, jednak ke druhému vstupu obvodu 22 logického součtu, jehož výstup je připojen na první vstup časového obvodu 23, jehož výstup je připojen na nulovací vstup druhého klopného obvodu 24, jehož výstup je připojen na první vstup obvodu 27 negovaného logického součtu, jehož výstup je připojen na druhý vstup prvého obvodu 26 logického součinu, výstup třetího spínače 12 je připojen k prvému vstupu druhého integrátoru 13, výstup prvého nastavitelného zdroje 9 napětí je připojen na prvý vstup druhého spínače 10, jehož výstup je připojen na druhý vstup prvého integrátoru 6, výstup druhého nastavitelného zdroje 8 napětí je připojen na druhý vstup prvého komparátorů 3, výstup odporu 11 je připojen na druhý výstup zhášecí tlumivky 1, první zdroj 28 referenčního napětí je připojen na druhý vstup druhého obvodu 25 logického součinu, jehož druhého klopného obvodu 24, druhý zdroj 29 referenčního napětí je připojen jednak na první vstup čtvrtého spínače 18, jednak na první vstup prvního spínače 5, jednak na druhý vstup druhého komparátorů 7, jednak na druhý vstup čtvrtého komparátoru 17, jehož výstup je připojen na druhý vstup obvodu 27 negovaného logického součtu, výstup prvého monostabilního klopného obvodu 4 je připojen na vstup třetího monostabilního klopného obvodu 30, jehož výstup je připojen na třetí vstup prvého integrátoru 6.

Signál o kmitočtu 50 Hz z prvého výstupu zhášecí tlumivky 1 je v usměrňovači 2 usměrněn, jestliže toto napětí je větší než zvolené napětí druhého nastavitelného zdroje 8 napětí, pak výstup komparátorů 3 je v úrovni logické 1 a připne pomocí druhé-fij ho spínače 10 první nastavitelný zdroj 9 napětí na druhý vstup prvního integrátoru

6. Po dobu sepnutí druhého spínače 10 narůstá napětí na výstupu prvého integrátoru 6, strmost růstu je tím větší, čím větší je napětí prvého nastavitelného zdroje 9 napětí. Tímto způsobem je určován první vyčkávací čas tO. V okamžiku, kdy napětí na výstupn prvního integrátoru 6 dosáhne úrovně druhého zdroje 29 referenčního napětí, druhý komparátor 7 překlopí a logická 1 na jeho výstupu vyvolá další sekvenci povelů. Náběžná hrana signálu logické 1 na výstupu prvého komparátorů 3 spouští monostabilní klopný obvod 4, jenž po dobu tl svého kmitu spíná první spínač 5 a připíná druhý zdroj 29 referenčního napětí na druhý vstup prvého integrátoru 6. Tak je zahrnuta určitou vahou danou velikostí napětí druhého zdroje 29 referenčního napětí a času tl do velikosti napětí na výstupu prvého integrátoru 6 a skutečností, že po dobu integrace došlo k poklesu signálu z prvého výstupu zhášecí tlumivky 1 pod nastavenou mez. Prvním impulsem s dobou trvání tl je spuštěn třetí monostabilní klopný obvod 30, který nuluje první integrátor 6, za dobu t2. jestliže není splněna žádná z blokovacích podmínek, je výstup obvodu 27 negovaného logického součtu ve stavu logické 1 a v případě, že výstup druhého komparátorů 7 nabyl stavu logické 1, je spuštěn druhý monostabilní klopný obvod 21, jenž na dobu t3 svého kyvu spíná odpor 11 k druhému výstupu zhášecí tlumivky 1. Spádovou hranou tohoto impulsu po průchodu obvodem 22 logického součtu je spuštěn časový obvod 23, za předpokladu, že výstup prvého komparátorů 3 je ve stavu logické 0 a není tak časový obvod 23 trvale nulován, jestliže je však na výstupu prvého komparátorů 3 ještě úroveň logické 1, je časový obvod 23 spuštěn spádovou hranou signálu na výstupu prvého komparátorů 3, doba kyvu je t4. jestliže v této době se obnoví stav logické 1 na výstupu prvého komparátorů 3, je časový obvod 23 opět nulován a znovu spuštěn po přechodu výstupu prvého komparátorů 3 do stavu logické 0. Po skončení doby t4 je nulován druhý klopný obvod 24. jestliže první zdroj '28 referenčního napětí má úroveň logické 1, pak impuls z výstupu druhého monostabilního klopného obvodu 21 po průchodu druhým obvodem 25 logického součtu, nastaví výstup druhého klopného obvodu 24 do stavu logické 1. Tento signál se v obvodu 27 negovaného logického součtu sčítá s výstupním signálem čtvrtého komparátorů 17. jestliže jeden z uvedených signálů má úroveň logické 1, pak na výstupu obvodu 27 negovaného logického součtu je úroveň logické 0, a nelze spustit druhý monostabilní klopný obvod 21. Na prvý vstup druhého integrátoru 13 přes třetí spínač 12 je přive·... děno usměrněné napětí z prvního výstupu

13 zhášecí tlumivky 1, které je úměrné napětí na odporu 11. Časovou konstantou prvního vstupu druhého integrátoru 13 je respektována oteplovací charakteristika odporu 11. Výstupní napětí druhého integrátoru 13 je přes diodové hradlo 14 přivedeno na analogovou paměť 15, která obsahuje časovou konstantu respektující ochlazovací charakteristiku odporu 11. Analogovou paměť 15 tvoří paralelní RC obvod, který při výpadku napájecího napětí uchovává původní informaci o stavu oteplení odporu 11 ve formě napětí. Statické uchování napětí v analogové paměti 15 i při výpadku napájecího napětí zajišťuje diodové hradlo 14 a oddělovací zesilovač 16. V okamžiku sepnutí odporu 11 ke zhášecí tlumivce 1 je nastaven výstup prvního klopného obvodu 19 do stavu logické 1 a čtvrtý spínač 18 připne na druhý vstup druhého integrátoru 13 druhý obvod této integrace je velmi malá, výstupní napětí druhého integrátoru 13 roste až do hodnoty napětí, které je na výstupu oddělova63 čího zesilovače 16, pak překlopí třetí komparátor 20, vynuluje první klopný obvod 19 a tak rozepne čtvrtý spínač 18. Tímto způsobem dosáhl druhý integrátor 13 velikosti napětí uchovaného v analogové paměti 15 a následuje integrace po dobu sepnutí odporu 11. jakmile dosáhne výstupní napětí druhého integrátoru 13, t). i výstupní napětí oddělovacího zesilovače 16, hodnoty druhého zdroje 29 referenčního napětí, překlopí čtvrtý komparátor 17 do stavu logické 1 a zablokuje tak možnost dalšího sepnutí odporu 11. Po ochlazení odporu 11, což představuje pokles napětí uchovaného v analogové paměti 15 s ochlazovací časovou konstantou, čtvrtý komparátor 17 překlopí opět do stavu logické 0 a při splnění dalších podmínek je možno opětovné sepnutí odporu 11.

Vynález bude možno využít například v energetice ke spínání odporu ke zhášecí tlumice.

Claims (1)

1. Zapojení pro spínání odporu ke zhášecí tlumivce, vyznačující se tím, že k prvnímu výstupu zhášecí tlumivky (1) je připojen vstup usměrňovače (2), jehož výstup je připojen jednak na prvý vstup třetího spínače (12), jednak na prvý vstup prvého komparátoru (3), jehož výstup je připojen jednak na prvý vstup obvodu (22) logického součtu, jednak na druhý vstup druhého spínače (10), jednak na druhý vstup časového obvodu (23), jednak na vstup prvního monostabilního klopného obvodu (4), jehož výstup je připojen ke druhému vstupu prvního spínače (5), jehož výstup je připojen k prvnímu vstupu prvního integrátoru (6), jehož výstup je připojen na prvý vstup druhého komparátoru (7), jehož výstup je připojen na prvý vstup prvého obvodu (26 j logického součinu, jehož výstup je připojen jednak na vstup druhého monostabilního klopného obvodu (21), jednak na nastavovací vstup prvého klopného obvodu (19), jehož výstup je připojen na druhý vstup čtvrtého spínače (18), jehož výstup je připojen na druhý vstup druhého integrátoru (13), jehož výstup je připojen jednak na druhý vstup třetího komparátoru (20), jednak na vstup diodového hradla (14), jehož výstup je připojen na vstup analogové paměti (15), jejíž výstup je připojen na vstup oddělovacího zesilovače (16), jehož výstup je připojen jednak na první vstup čtvrtého komparátoru (17), jednak na první vstup třetího komparátoru (20), jehož výstup je připojen na nulovací vstup prvého klopného obvodu (19), výstup druhého monostabilního klopného obvodu (21) je připojen jednak k prvému vstupu druhého obvodu ynAlezu (25) logického součinu, jednak k druhému vstupu třetího spínače (12), jednak na vstup odporu (11), jednak ke druhému vstupu obvodu (22) logického součtu, jehož výstup je připojen na první vstup časového obvodu (23 j, jehož výstup je připojen na nulovací vstup druhého klopného obvodu (24), jehož výstup je připojen na první vstup obvodu (27) negovaného logického součtu, jehož výstup je připojen na druhý vstup prvého obvodu (26) logického součinu, výstup třetího spínače (12) je připojen k prvému vstupu druhého integrátoru (13), výstup prvého nastavitelného zdroje (9) napětí je připojen na prvý vstup druhého spínače (10), jehož výstup je připojen na druhý vstup prvého integrátoru (6), výstup druhého nastavitelného zdroje (8) napětí je připojen na druhý vstup prvého komparátoru (3), výstup odporu (11) je připojen na druhý výstup zhášecí tlumivky (1), první zdroj (28) referenčního napětí je připojen na druhý vstup druhého obvodu (25) logického součinu, jehož výstup je připojen na nastavovací vstup druhého klopného obvodu (24), druhý zdroj (29) referenčního napětí je připojen jednak na první vstup čtvrtého spínače (18), jednak na první vstup prvního spínače (5), jednak na druhý vstup druhého komparátoru (7), jednak na druhý vstup čtvrtého komparátoru (17), jehož výstup je připojen na druhý vstup obvodu (27) negovaného logického součtu, výstup prvého monostabilního klopného obvodu (4) je připojen na vstup třetího monostabilního klopného obvodu (30), jehož výstup je připojen na třetí vstup prvého integrátoru (6).