CS219770B1 - Zapojení pro omezení velikosti analogového signálu v počítací síti - Google Patents

Zapojení pro omezení velikosti analogového signálu v počítací síti Download PDF

Info

Publication number
CS219770B1
CS219770B1 CS159881A CS159881A CS219770B1 CS 219770 B1 CS219770 B1 CS 219770B1 CS 159881 A CS159881 A CS 159881A CS 159881 A CS159881 A CS 159881A CS 219770 B1 CS219770 B1 CS 219770B1
Authority
CS
Czechoslovakia
Prior art keywords
output
output voltage
proportional element
integrator
limit
Prior art date
Application number
CS159881A
Other languages
English (en)
Inventor
Jiri Zubkovsky
Original Assignee
Jiri Zubkovsky
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiri Zubkovsky filed Critical Jiri Zubkovsky
Priority to CS159881A priority Critical patent/CS219770B1/cs
Publication of CS219770B1 publication Critical patent/CS219770B1/cs

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

Účelem vynálezu zapojení pro omezení velikosti analogového signálu v počítací síti je přesným a spolehlivým způsobem dosáhnout omezení výstupního napětí proporcionálního členu. Toho se dosahuje tím, že do zpětné vazby proporcionálního členu se zapojuje v sérii dioda a komparátor, který komparuje výstupní napětí proporcionálního členu s napětím zadané meze. Překročí-li výstupní napětí proporcionálního členu zadanou mez, komparátor změní své výstupní napětí, dioda se otevře a tím se uzavře zpětná vazba, která udržuje výstupní napětí na hodnotě přesně rovné zadané mezi. Zapojí-li se do zpětné vazby dva výše popsané obvody, potom se výstupní napětí proporcionálního členu může měnit pouze v rozsahu mezi horní mezí a dolní mezí. Zapojení vynálezu lze použít v elektronických obvodech, kde je nutné omezovat výstupní napětí z proporcionálního členu. Tedy v regulační technice, analogové výpočetní technice, měřicí technice atd.

Description

Účelem vynálezu zapojení pro omezení velikosti analogového signálu v počítací síti je přesným a spolehlivým způsobem dosáhnout omezení výstupního napětí proporcionálního členu. Toho se dosahuje tím, že do zpětné vazby proporcionálního členu se zapojuje v sérii dioda a komparátor, který komparuje výstupní napětí proporcionálního členu s napětím zadané meze. Překročí-li výstupní napětí proporcionálního členu zadanou mez, komparátor změní své výstupní napětí, dioda se otevře a tím se uzavře zpětná vazba, která udržuje výstupní napětí na hodnotě přesně rovné zadané mezi. Zapojí-li se do zpětné vazby dva výše popsané obvody, potom se výstupní napětí proporcionálního členu může měnit pouze v rozsahu mezi horní mezí a dolní mezí. Zapojení vynálezu lze použít v elektronických obvodech, kde je nutné omezovat výstupní napětí z proporcionálního členu. Tedy v regulační technice, analogové výpočetní technice, měřicí technice atd.
1 9 7 70
Vynález se týká zapojení pro omezení velikosti analogového signálu v počítací síti s použitím zejména pro omezení analogového signálu proporcionálního členu.
Dosud jsou známy systémy, které pro omezení signálu používají diodové omezovače zapojené za proporcionální člen, nebo systémy, které pro omezení signálu používají výběrový člen MINIMA a výběrový člen MAXima zapojený za výstup proporcionálního členu. Nevýhody diodového omezovače jsou v malé přesnosti a dále diodový omezovač přetěžuje proudovou spotřebou zesilovač proporcionálního členu, přičemž omezení je teplotně závislé. Nevýhody při použití omezení výstupního napětí výběrovými členy MINIMA a MAXIMA spočívají v tom, že při překročení meze MAXIMA nebo MINIMA se rozpojí cesta signálu. Další nevýhodou je velká složitost zapojení.
Uvedené nevýhody odstraňuje zapojení pro omezení velikosti analogového signálu v počítací síti, jehož podstata spočívá v tom, že výstup vstupního napětí je připojen na druhý invertující vstup proporcionálního členu, na jehož první invertující vstup je připojena jednak anoda první diody a jednak katoda druhé diody. Výstup z prvního proporcionálního členu je připojen současně na neinvertující vstup prvního integrátoru, na neinvertující vstup druhého integrátoru a na výstup analogového signálu. Výstup prvního integrátoru je připojen současně na katodu první diody a na výstupní svorku prvního integrátoru. Výstup druhého integrátoru je připojen současně na anodu druhé diody a na výstupní svorku druhého integrátoru, přičemž invertující vstup prvního integrátoru je připojen na výstup dolní hranice a invertující vstup druhého integrátoru je připojen na výstup horní hranice.
Zapojení podle vynálezu odstraňuje dosavadní výše uvedené nevýhody a má oproti známým systémům následující výhody. Zapojení je velmi jednoduché, zapojení je teplotně vysoce stabilní, zapojení nerozpojuje cestu signálu ani při překročení omezovacího napětí. Zapojení umožňuje omezovat signál na dvou úrovních, tj. na horní mezi a na dolní mezi. V zapojení vzniká informační signál při překročení horní nebo dolní meze.
Zapojení pro omezení velikosti analogového signálu v počítací síti je zřejmé z připojeného vyobrazení.
Zapojení podle vynálezu sestává z proporcionálního členu 1, jenž pracuje jako zesilovač s nastaveným ziskem, z prvního integračního členu 2, jenž pracuje jako integrátor s krátkou časovou konstantou, z druhého integračního členu 3, jenž pracuje jako integrátor s krátkou časovou konstantou, z první diody 4 a z druhé diody 5.
Zapojení podle vynálezu umožňuje omezení velikosti analogového signálu tím způsobem, že výstup UH vstupního napětí je připojen na druhý vstup proporcionálního členu 1, k němuž se přičítá signál prvního integrátoru 2 pouze tehdy, když výstup Ují analogového signálu překročí hodnotu na výstupu UH napětí horní hranice. Signál prvního integrátoru je vedený přes první diodu 4 do prvního vstupu proporcionálního členu 1. První dioda 4 blokuje signál na výstupní svorce U2 z prvního integrátoru 2, jestliže je výstupní analogový signál na svorce Ui menší než je horní hranice UH. Dosáhne-li výstupní analogový signál úrovně napětí horní hranice, změní první integrátor 2 polaritu svého výstupního signálu a první dioda 4 propustí napětí na první vstup proporcionálního členu 1. Klesne-li výstupní signál na výstupu Ui na hodnotu výstupu UD napětí, změní druhý integrátor 3 polaritu výstupního signálu a tento signál propustí druhá dioda 5 do prvního vstupu proporcionálního členu 1. Druhá dioda 5 zablokuje signál na výstupní svorce U3 druhého integrátoru 3, jestli-že je výstupní signál na výstupu U|i větší než úroveň napětí dolní hranice. Výstupní signály na výstupních svorkách U2 a U3 dávají informaci o tom, zda výstupní signál na výstupu Ul dosáhl buď horní hranice, nebo dolní hranice napětí, nebo zda je v pracovní oblasti mezi napětím horní hranice a napětím dolní hranice na výstupech UH, UD.
Výše popsané zapojení podle vynálezu lze použít všude v elektronických obvodech, kde je nutné omezovat výstupní napětí z proporcionálního členu. Vynálezu je možno použít v oborech regulační techniky, automatizace, analogové výpočetní technice, laboratorní měřicí technice apod.

Claims (1)

  1. předmEt
    Zapojení pro omezení velikosti analogového signálu v počítací síti, vyznačené tím, že výstup (Uv) vstupního napětí je připojen na druhý invertující vstup proporcionálního členu (1), na jehož první invertující vstup je připojena jednak anoda první diody (4j a jednak katoda druhé diody (5), přičemž výstup prvního proporcionálního členu (1) je připojen současně na neinvertující vstup prvního integrátoru (2) na neinvertující vstup druhého integrátoru (31 a na výstup (Uij analogového signálu, kde
    VYNÁLEZU výstup prvního integrátoru (2) je připojen současně na katodu první diody (4) a na výstupní svorku (Uz) prvního integrátoru (2), zatímco výstup druhého integrátoru (3) je připojen současně na anodu druhé diody (5) a na výstupní svorku (U3) druhého integrátoru (3j, přičemž invertující vstup prvního· integrátoru (2) je připojen na výstup (UD) napětí dolní hranice a invertující vstup druhého integrátoru (3) je připojen na výstup (UH) napětí horní hranice.
CS159881A 1981-03-05 1981-03-05 Zapojení pro omezení velikosti analogového signálu v počítací síti CS219770B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS159881A CS219770B1 (cs) 1981-03-05 1981-03-05 Zapojení pro omezení velikosti analogového signálu v počítací síti

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS159881A CS219770B1 (cs) 1981-03-05 1981-03-05 Zapojení pro omezení velikosti analogového signálu v počítací síti

Publications (1)

Publication Number Publication Date
CS219770B1 true CS219770B1 (cs) 1983-03-25

Family

ID=5350760

Family Applications (1)

Application Number Title Priority Date Filing Date
CS159881A CS219770B1 (cs) 1981-03-05 1981-03-05 Zapojení pro omezení velikosti analogového signálu v počítací síti

Country Status (1)

Country Link
CS (1) CS219770B1 (cs)

Similar Documents

Publication Publication Date Title
CA1093164A (en) Biasing and scaling circuit for transducers
US4608533A (en) Automatic compensation circuit for use with analog multiplier
US3930252A (en) Bipolar dual-slope analog-to-digital converter
US3582939A (en) Bipolar digital-to-analog converter
CS219770B1 (cs) Zapojení pro omezení velikosti analogového signálu v počítací síti
GB998413A (en) Improvements in variable impedance devices
US3207984A (en) Thermistor and diode bridge circuit for thermal compensation of a resistive load
US3552863A (en) Method and apparatus for comparing the transmittance of a sample and a standard
GB1058942A (en) Improvements in digital voltmeters
US3161858A (en) Electrical storage circuit
US3340526A (en) Diode digitizer
CN208386500U (zh) 一种非线性调节器及其死区电路
US4280088A (en) Reference voltage source
SU1757094A1 (ru) Амплитудный ограничитель
GB911728A (en) Adder
US3396381A (en) Multi-input mixer for null sensing devices
US2948473A (en) Static analogue divider
SU1619319A1 (ru) Устройство дл определени абсолютного значени разности двух напр жений
PL117543B1 (en) Method for involution of an analogue signal,particularly for exponents in form of proper or improper fractionnno dlja pokazatelejj v vide pravil'nojj ili nepravil'noj drobi
SU586392A1 (ru) Устройство дл выделени экстремальных значений
SU530326A1 (ru) Стабилизатор посто нного напр жени
JPH05500590A (ja) 自動利得制御を有する計測増幅器
SU801003A1 (ru) Устройство дл ограничени уровн быСТРОизМЕН ющиХС СигНАлОВ
SU665297A1 (ru) Стабилизатор посто нного тока
CS206165B1 (cs) Zapojení pro automatickou regulaci zdroje stejnosměrného napětí