CS218779B1

CS218779B1 - Connection of generator of continuous deviation in the ssries form

Info

Publication number: CS218779B1
Application number: CS609180A
Authority: CS
Inventors: Alois Trhlin; Karel Pecanka; Vitezslav Blazek; Jaromir Zeleny
Original assignee: Alois Trhlin; Karel Pecanka; Vitezslav Blazek; Jaromir Zeleny
Priority date: 1980-09-08
Filing date: 1980-09-08
Publication date: 1983-02-25

Description

Vynález se týká číslicového řízení obráběcích strojů a řeší zapojení generátoru kontinuální odchylky v číslicové formě.The present invention relates to the numerical control of machine tools and relates to the connection of a continuous deviation generator in digital form.

Zapojení je určeno k převodu paralelní informace o velikosti odchylky na informaci sériovou. Použije se u systémů, které pro vytvoření analogového řídicího signálu využívají sériové číslicově-analogové převodníky. Zapojení převádí informaci paralelní na informaci sériovou bez rušivých mezer při zpracování předchozího a přijmutí následujícího zadání.The wiring is intended to convert parallel deviation information to serial information. It is used for systems that use serial digital to analog converters to create an analog control signal. The circuit converts parallel information to serial information without disturbing gaps when processing the previous one and accepting the next assignment.

Vynálezu se využije při číslicovém řízení obráběcích strojů. Vynález je definován v jednom bodě.The invention is used in numerical control of machine tools. The invention is defined in one point.

Vynález se týká zapojení generátoru kontinuální odchylky pro číslicové řízení obráběcích strojů, který vysílá informaci o velikosti odchylky ve formě série impulsů.BACKGROUND OF THE INVENTION The present invention relates to the connection of a continuous deviation generator for numerically controlling machine tools that transmits deviation magnitude information in the form of a series of pulses.

U číslicových systémů pro řízení obráběcích strojů, které pro vytvoření analogového řídicího signálu servomechanismu využívají sériové číslicově-analogové převodníky vzniká nutnost přeměny číslicové informace o velikosti odchylky v paralelní formě na číslicovou Informaci ve formě sériové. Takto vytvořená sériová forma informace, kde řídicí veličinou je četnost impulsů v konstantním časovém úseku, je pak vstupní veličinou sériového číslicově-analogového převodníku.In digital machine tool control systems that use serial digital-to-digital converters to generate an analog servo control signal, there is a need to convert digital deviation information in parallel form into digital information in serial form. The serial form of information thus generated, where the control quantity is the pulse rate over a constant period of time, is then the input quantity of the serial digital-to-analog converter.

Uvedený převod z paralelní na sériovou formu se doposud realizoval zpravidla řízenými děliči kmitočtu tak, že hodnota odchylky v paralelní formě se zapsala do nárazové paměti, jejíž výstupy řídily vstupy pro paralelní informaci děliče kmitočtu. Na hodinový vstup děliče kmitočtu se poté přivedl počet impulsů odpovídající maximálnímu možnému paralelnímu zadání a po. skončení této série se opětným zápisem obnovil stav informace v nárazové paměti.Said conversion from parallel to serial form has hitherto been realized as a rule by controlled frequency dividers so that the deviation value in the parallel form has been written to an impact memory whose outputs controlled the inputs for the parallel information of the frequency divider. The number of pulses corresponding to the maximum possible parallel input and po was then applied to the clock input of the frequency divider. the end of this series has rewritten the burst information.

Nevýhodou tohoto řešení je, že je nutné stanovit délku periody impulsů pro zápis do nárazové paměti poněkud delší než je doba potřebná pro vyslání maximálního možného zadání řízeným děličem kmitočtu, aby tak se zajistilo bezpečné vyslání celé série. Na konci vyslané série vznikla tak mezera ve vysílání informace pro číslicově-analogový převodník. Tato mezera se projevovala negativně na tvaru výstupního signálu převodníku, zejména určitou změnou výstupu v době mezery i při opakovaném stejném vstupním zadání.The disadvantage of this solution is that it is necessary to determine the pulse period length for writing to the impact memory somewhat longer than the time required to transmit the maximum possible input by the controlled frequency divider to ensure safe transmission of the entire series. Thus, at the end of the transmitted series, there was a gap in the transmission of information for the digital-to-analog converter. This gap has a negative effect on the shape of the output signal of the converter, especially by a certain change of the output at the time of the gap even if the same input is repeated repeatedly.

Nežádoucí takto vznikající změnu je sice do jisté míry možno potlačit zvětšením časové konstanty převodníku, tato konstanta se však projeví i v rychlosti odezvy výstupního signálu -na skutečnou změnu zadání, takže se nepříznivě ovlivní kvalita celé regulační smyčky.Although the undesired change can be suppressed to a certain extent by increasing the converter time constant, this constant is also reflected in the response speed of the output signal to the actual input change, so that the quality of the entire control loop is adversely affected.

Tyto nedostatky odstraňuje zapojení generátoru kontinuální odchylky v sériové formě podle vynálezu, u něhož je odchylkový výstup odchylkového obvodu spojen s. prvním sčítacím vstupem sčítacího obvodu, jehož druhý sčítací vstup je spojen se střadačovým výstupem střadačového obvodu.These drawbacks are overcome by the wiring of a continuous deviation generator in series form according to the invention, in which the deviation output of the deviation circuit is connected to a first additive input of the additive circuit, the second additive input of which is connected to the relay output of the relay circuit.

Podstata vynálezu spočívá v tom, že změnový vstup zapojení je spojen se zápisovým vstupem střadačového obvodu a s paměťovým vstupem odchylkového obvodu, jehož odchylkový vstup je spojen s datovým vstupem zapojení. Kódový vstup zapojení je spojen se střadačovým vstupem střadačového obvodu, jehož hodnotový výstup je spojen s hodnotovým vstupem vyhodnocovacího obvodu, jehož nastavovací výstup je spojen s nastavovacím vstupem nastavovacího obvodu.SUMMARY OF THE INVENTION The changeover input of the circuit is connected to the write input of the inverter circuit and to the memory input of the offset circuit, the offset of which is connected to the data input of the circuit. The wiring code input is coupled to the inverter circuit input, whose value output is coupled to the value input of the evaluation circuit, the setting output of which is connected to the setting input of the setting circuit.

Přenosový vstup vyhodnocovacího obvodu je spojen s přenosovým výstupem sčítacího obvodu, jehož součtový výstup je spojen se součtovým vstupem nastavovacího obvodu. Paralelní výstup nastavovacího obvodu je spojen s paralelním vstupem převáděcího obvodu, jehož sériový výstup je spojen s impulsním výstupem zapojení. Frekvenční vstup zapojení je spojen s taktovacím vstupem převáděcího obvodu, jehož blokovací vstup je spojen se zastavovacím vstupem zapojení.The transfer input of the evaluation circuit is coupled to the transfer output of the addition circuit, whose sum output is coupled to the sum input of the adjusting circuit. The parallel output of the adjustment circuit is connected to the parallel input of the conversion circuit, the serial output of which is connected to the pulse output of the wiring. The wiring frequency input is coupled to the timing input of the transfer circuit, whose blocking input is coupled to the wiring stop input.

Výhodou tohoto zapojení je, že na výstupu vytváří zcela plynulý impulsní průběh bez mezer při přepisu nové paralelní informace. Poskytuje tak signál, zpracovatelný sériovým číslicově-analogovým převodníkem bez přídavných časových konstant, aniž by při zpracování série impulsů vznikaly nežádoucí změny výstupního analogového signálu.The advantage of this circuit is that it produces a completely smooth pulse waveform without gaps when rewriting new parallel information. It thus provides a signal that can be processed by a serial-to-analog converter without additional time constants, without causing undesirable changes in the analog output signal when processing the pulse series.

Oproti dosud užívaným zapojením se tak dosáhne zlepšení kvality regulace, aniž by zapojení kladlo zvýšené nároky na počet součástek.Compared to the wiring used up to now, this improves the quality of the control without increasing the number of components.

Příklad zapojení je znázorněn v blokovém schématu na výkrese.An example of wiring is shown in the block diagram in the drawing.

Jednotlivé bloky zapojení je možno charakterizovat takto: Odchylkový obvod 1 je vytvořen z paměťových prvků a je určen k zaznamenání hodnoty odchylky v paralelní formě. Střadačový obvod 2 je vytvořen opět z paměťových prvků a zaznamenává v paralelní formě hodnotu ze střádače dráhových Impulsů. 'Sčítací obvod 3 je sčítačka pro sečtení hodnot na výstupech odchylkového obvodu 1 a střadačového obvodu 2. Vyhodnocovací obvod 4 je vytvořen z kombinačních logických prvků, které zjišťují, zda součet hodnot ve střadačovém obvodu 2 a odchylkovém obvodu 1 je menší, nebo větší než hodnota zpracovatelná v jedné sérii.The individual circuit blocks can be characterized as follows: The deviation circuit 1 is formed from memory elements and is intended to record the deviation value in parallel form. The inverter circuit 2 is again formed from the memory elements and records in parallel form the value from the path pulse accumulator. The adder circuit 3 is an adder for adding values to the outputs of the deviation circuit 1 and the ram circuit 2. The evaluation circuit 4 is formed from combinational logic elements that determine whether the sum of the values in the ram circuit 2 and the offset circuit 1 is less than or greater can be processed in one series.

V případě, že hodnota je větší, zajišťuje nastavovací obvod 5, tvořený součtovými logickými' členy, přivedení zadání o plné kapacitě na vstupy převáděcího obvodu 6. Převáděcí obvod 6. je řízený dělič kmitočtu a převádí .paralelní informaci na svých vstupech ná infořmáčí sériovou. Jednotlivé bloky zapojení generátoru kontinuální odchylky v sériové formě jsou zapojeny takto:If the value is greater, the adjusting circuit 5 formed by the summation logic members provides the full capacity input to the inputs of the transfer circuit 6. The transfer circuit 6 is a controlled frequency divider and converts the parallel information at its inputs to the serial. The individual continuity generator wiring blocks in series form are connected as follows:

Odchylkový výstup 13 odchylkového obvodu 1 je spojen s prvním sčítacím vstupem 31 sčítacího obvodu 3, jehož druhý sčítací vstup 32 je spojen se střadačovým výstupem 23 střadačového obvodu 2. Změnový vstup 72 zapojení je spojen se zápisovým vstupem 22 střadačového obvodu 2 a s paměťovým vstupem 12 odchylkového obvodu 1, jehož odchylkový vstup 11 je spojen s datovým vstupem 71 zapojení.The deviation output 13 of the deviation circuit 1 is connected to the first additive input 31 of the adder circuit 3, whose second additive input 32 is connected to the relay output 23 of the relay circuit 2. The change input 72 is connected to the write input 22 of the relay circuit 2 and circuit 1, whose deviation input 11 is connected to the wiring data input 71.

Kódový vstup 73 zapojení je spojen se střadačovým vstupem 21 střadačového obvodu 2. Hodnotový výstup 24 střadačového obvodu 2 je spojen s hodnotovým vstupem 41 vyhodnocovacího obvodu 4. Nastavovací výstup 43 vyhodnocovacího obvodu 4 je spojen s nastavovacím vstupem 52 nastavovacího obvodu 5.The wiring code input 73 is connected to the relay input 21 of the relay circuit 2. The value output 24 of the relay circuit 2 is connected to the value input 41 of the evaluation circuit 4. The adjustment output 43 of the evaluation circuit 4 is connected to the adjustment input 52 of the adjustment circuit 5.

Přenosový vstup 42 vyhodnocovacího obvodu 4 je spojen s přenosovým výstupem 34 sčítacího obvodu 3, jehož součtový výstup 33 je spojen se součtovým vstupem 51 nastavovacího obvodu 5.The transmission input 42 of the evaluation circuit 4 is connected to the transmission output 34 of the adder circuit 3, whose sum output 33 is connected to the sum input 51 of the adjusting circuit 5.

Paralelní výstup 53 nastavovacího obvodu 5 je spojen s paralelním vstupem 61 převáděcího obvodu 6, jehož sériový výstup 64 je spojen s impulsním výstupem 76 zapojení. Frekvenční vstup 75 zapojení je spojen s taktovacím vstupem 62 převáděcího obvodu 6. Blokovací vstup 63 převáděcího obvodu 6 je spojen se zastavovacím vstupem 74 zapojení.The parallel output 53 of the adjusting circuit 5 is connected to the parallel input 61 of the transfer circuit 6, whose serial output 64 is connected to the pulse output 76 of the wiring. The wiring frequency input 75 is coupled to the transfer input 62 of the transfer circuit 6. The blocking input 63 of the transfer circuit 6 is coupled to the wiring stop input 74.

Činnost zapojení je pak následující: Na změnový vstup 72 zapojení se v pravidelných časových intervalech přivádějí zápisové impulsy. Zápisové impulsy zaznamenají jednak přes paměťový vstup 12 odchylku do odchylkového obvodu 1, jednak zaznamenají přes zápisový vstup 22 do střadačového obvodu 2 hodnotu ze s-třáďače. Vlastní hodnota odchylky se přivádí v paralelní formě do odchylkového obvodu 1 přes jeho odchylkový vstup 11 z datového vstupu 71 zapojení. Po zapsání se převádí odchylka odchylkovým obvodem 1 na jeho odchylkový výstup 13, z něhož se dále vede na první sčítací vstup 31 sčítacího obvodu 3.The wiring operation is then as follows: Writing pulses are applied to the wiring input 72 at regular time intervals. The write pulses record a deviation to the deviation circuit 1 via the memory input 12, and they record the value from the s-shaker via the write input 22 to the sweep circuit 2. The actual deviation value is fed in parallel to the deviation circuit 1 via its deviation input 11 from the wiring data input 71. After writing, the deviation is converted by the deviation circuit 1 to its deviation output 13, from which it is further led to the first addition input 31 of the addition circuit 3.

Obdobně se pak hodnota střádače vede v paralelní formě z kódového vstupu 73 zapojení do střadačového obvodu 2 přes jeho střadačový vstup 21. Po zapsání se ze střadačového výstupu 23 střadačového obvodu 2 vede dále na druhý sčítací vstup 32 sčítacího obvodu 3.Similarly, the value of the accumulator is then passed in parallel form from the code input 73 of the circuit to the circuit 2 via its circuit input 21. After being written from the circuit output 23 of the circuit 2, it is passed to the second addition input 32 of the circuit 3.

Pokud hodnota na qtřádačt, zapsaná takto do střadačového obvodu 2 je větší, než hodnota zpracovatelná v jedné sérii, vznikne informace o tomto stavu na hodnotovém výstupu 24 střadačového obvodu 2 a tato informace se vede přes hodnotový vstup 41 do vyhodnocovacího obvodu 4.If the value on the quadrature thus written into the latch circuit 2 is greater than the value that can be processed in a series, information about this state is generated at the value output 24 of the latch circuit 2 and this information is passed through the value input 41 to the evaluation circuit 4.

Po zapsání hodnoty odchylky v odchylkovém obvodu 1 i hodnoty střádače ve střádačovém obvodu 2 se tedy ve sčítacím obvodu 3 z hodnot na jeho prvním sčítacím vstupu a na jeho druhém sčítacím vstupu 32 vytvořj jednak součet hodnot, který se vysílá na jeho součtovém výstupu 33, jednak případný signál o překročení hodnoty zpracovatelné v jedné sérii, který se vysílá na přenosovém výstupu 34.Thus, after writing the deviation value in the deviation circuit 1 and the accumulator value in the accumulator circuit 2, the sum of the values that is transmitted on its sum output 33 and the summing output 33 is formed from the values on its first summing input and its second summing input 32. an eventual exceedance signal processable in one series, which is transmitted at the transmission output 34.

Signál o překročení z přenosového výstupu 34 sčítacího obvodu 3 se vede na přenosový vstup 42 vyhodnocovacího obvodu 4. Vyhodnocovací obvod 4 pak na základě informací na obou svých vstupech 41, 42 vytvoří na svém nastavovacím výstupu 43 informaci, .která se přivádí přes nastavovací vstup 52 do nastavovacího obvodu 5. Na základě této informace pak nastavovací obvod 5 převede součet hodnoty odchylky a hodnoty střádače ze svého součtového vstupu 51 na svůj paralení výstup 53 a přivede ji tak na paralelní vstup 61 převáděcího obvodu 6. Toto se provádí jen v tom případě, když hodnota zadaná ke zpracování nepřesahuje hodnotu zpracovatelnou v jedné sérii. Pokud zadaná hodnota překračuje hodnotu zpracovatelnou v jedné sérii, vytvoří nastavovací obvod 5 na svém výstupu 53 informaci představující plnou kapacitu převáděcího obvodu 6 a přivede ji z paraleního výstupu 53 nastavovacího obvodu 5 opět na paralelní vstup 61 převáděcího obvodu 6.The overrun signal from the transfer output 34 of the adder circuit 3 is applied to the transfer input 42 of the evaluation circuit 4. The evaluation circuit 4, based on the information at both its inputs 41, 42, generates information on its adjusting output 43 via the adjusting input 52. Based on this information, the adjusting circuit 5 then converts the sum of the deviation value and the accumulator value from its summation input 51 to its parallel output 53 and feeds it to the parallel input 61 of the transfer circuit 6. This is only done if when the value entered for processing does not exceed the value that can be processed in one series. If the entered value exceeds the value processable in one series, the adjusting circuit 5 creates at its output 53 information representing the full capacity of the transfer circuit 6 and feeds it from the parallel output 53 of the adjusting circuit 5 again to the parallel input 61 of the transfer circuit 6.

'Na základě takto získaného zadání dělí převáděcí obvod 6 impulsy přiváděné z frekvenčního vstupu 75 zapojení na jeho taktovací vstup 62 a výsledné impulsy se z jeho sériového výstupu 64 přivádějí na impulsní výstup 76 zapojení.Based on the input thus obtained, the transfer circuit 6 divides the pulses supplied from the wiring frequency input 75 to its clock input 62 and the resulting pulses are fed from its serial output 64 to the pulse output 76 of the wiring.

Frekvence na frekvenčním vstupu 75 zapojení se stanoví tak, aby úplný oběh převáděcího obvodu 6 se provedl v době kratší, než je perioda zápisových impulsů na změnovém vstupu 72 zapojení.The frequency at the wiring input 75 is determined so that the complete circuit of the transfer circuit 6 is performed in a time shorter than the write pulse period at the wiring input input 72.

Činnost převáděcího obvodu 6, která je trvalá, je možno zastavit přivedením zastavovacího signálu na zastavovací vstup 74 zapojení a tím na blokovací vstup 63 převáděcího obvodu 6.The operation of the transfer circuit 6, which is permanent, can be stopped by applying a stop signal to the stop input 74 of the wiring and thus to the blocking input 63 of the transfer circuit 6.

Vynálezu se využije u číslicového řízení obráběcích strojů.The invention is used in numerical control of machine tools.

Claims

Connection of a continuous deviation generator in series form, wherein the deviation output of the deviation circuit is connected to a first additive input of the additive circuit, the second additive input of which is connected, to the relay output of the relay circuit, characterized in that a write input (22) of the ram circuit (2) and a memory input (12) of the deviation circuit (1), the deviation input (11) of which is connected to the data input (71) of the circuit; 21) a logic circuit (2) whose value output (24) is connected to the value input (41) of the water evaluation device (4), whose setting output (43) is connected to the setting input (52) of the setting circuit (5); the transmission input (42) of the evaluation circuit (4) is connected to the transmission output (34) of the addition circuit (3), whose sum output (33) is connected to the summation m input (51) of the adjusting circuit (5), whose parallel output (53'f is connected to the parallel input (61) of the transfer circuit (6), whose serial output (64) is connected to the pulse output (76) of the circuit, the input (75) is coupled to the clock input (62) of the transfer circuit (6), whose blocking input (63) is coupled to the stop input (74) ^{1 of the} wiring.