CS218139B1 - Zapojení ke spínání elektrického střídavého obvodu - Google Patents

Zapojení ke spínání elektrického střídavého obvodu Download PDF

Info

Publication number
CS218139B1
CS218139B1 CS507281A CS507281A CS218139B1 CS 218139 B1 CS218139 B1 CS 218139B1 CS 507281 A CS507281 A CS 507281A CS 507281 A CS507281 A CS 507281A CS 218139 B1 CS218139 B1 CS 218139B1
Authority
CS
Czechoslovakia
Prior art keywords
switching
time
circuit
input
gate
Prior art date
Application number
CS507281A
Other languages
English (en)
Inventor
Stanislav Feber
Original Assignee
Stanislav Feber
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanislav Feber filed Critical Stanislav Feber
Priority to CS507281A priority Critical patent/CS218139B1/cs
Publication of CS218139B1 publication Critical patent/CS218139B1/cs

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

Vynález se týká problematiky přerušovaného spínání střídavých elektrických obvodů a řeší přesná synchronní spínání a rozpínání spínacích prvků pomocí časových logických obvodů napojených na střídavou síť. Podstata vynálezu spočívá ve spojení stří­ davého napájecího vedení přes derivaění obvod a hradlo se sériově zapojenými časovými obvody, kde výstup jednoho časového obvodu je spojen s řídicím vstupem spínacího prvku, výstupy obou časových obvodů jsou spojeny s řídicími vstupy hradla. Dosahuje se přesného, časově stabilního bezporuchového synchronního spínání a rozpínání, které je klíčované popř. vnějším ovládacím prvkem. Zapojení podle vynálezu se uplatňuje při řešení speciálních úloh v oblasti jednoúčelového automatického' řízení.

Description

Vynález se týká problematiky přerušovaného spínání střídavých elektrických obvodů a řeší přesná synchronní spínání a rozpínání spínacích prvků pomocí časových logických obvodů napojených na střídavou síť.
Podstata vynálezu spočívá ve spojení střídavého napájecího vedení přes derivaění obvod a hradlo se sériově zapojenými časovými obvody, kde výstup jednoho časového obvodu je spojen s řídicím vstupem spínacího prvku, výstupy obou časových obvodů jsou spojeny s řídicími vstupy hradla.
Dosahuje se přesného, časově stabilního bezporuchového synchronního spínání a rozpínání, které je klíčované popř. vnějším ovládacím prvkem.
Zapojení podle vynálezu se uplatňuje při řešení speciálních úloh v oblasti jednoúčelového automatického' řízení.
Vynález se týká zapojení ke spínání elektrického střídavého obvodu v soustavách automatického řízení a řeší střídavé spínání a rozpínání spínacích prvků pomocí logických obvodů.
Jsou známá zapojení pro střídavé spínání a rozpínání spínacích prvků založená na tom, že zdrojem řídicích signálů jsou oscilátory, miultivibrátory se symetrickým, popřípadě nesymetrickým časovým trváním signálů. Nevýhodou známých zapojení je poměrně malá časová stabilita, omezené možnosti trvání času a rozepnutí apod.
Některé výše uvedené nevýhody známých zapojení omezuje v oboru svého uplatnění zapojení k spínání elektrického střídavého obvodu podle vynálezu, složené ze spínacího prvku a zátěže v sériovém zapojení ve větvi spojené s napájecím vedením a s nulovým vedením, jehož podstata spočívá v tom, že napájecí vedení je spojené s prvním vstupem derivačního obvodu a nulové vedení je spojené s druhým vstupem derivačního obvodu, výstup derivačního obvodu je spojen se vstupem hradla, výstup hradla je spojen se vstupem prvního časového obvodu, jehož výstup je spojen s prvním· řídicím vstupem hradla, s řídicím vstupem spínacího prvku, a se vstupem druhého· časového obvodu, jehož výstup je spojen s druhým řídicím vstupem hradla.
Předností zapojení k spínání elektrického střídavého obvodu podle vynálezu je cyklické synchronní spínání a rozpínání bez rušivých jevů s nastavitelnou konstantní dobou sepnutí a nastavitelnou konstantní dobou rozepnutí.
V aplikaci na střídavý trojfázový systém se potom dosahuje spínání a rozpínání sledem vlin v časových okamžicích přechodu střídavého napětí nulovou hodnotou, předurčených časovým trváním signálů na výstupnech časových obvodů.
Zapojení k spínání elektrického střídavého obvodu podle vynálezu je v příkladném provedení znázorněno na· výkresu.
Na výkresu je znázorněn spínací prvek S se vstupem s a zátěž Z se vstupem z v sériovém zapojení ve větvi spojené s napájecím vedením a s nulovým vedením tak, že vstup s spínacího prvku S je spojen s napájecím vedením U, výstup spínacího prvku S je spojen se vstupem z zátěže Z, výstup zátěže je spo jen s nulovým vedeními V.
Napájecí vedení U je spojené s prvním vstupěm dl derivačního obvodu D, nulové vedení V je spojené s druhým vstupem d2 deriváčního obvodu D. Výstup derivačního obvodu D je spojen se vstupem h hradla H, výstup hradla H je spojen se vstupem ti prvního čajového obvodu Ti, jehož výstup je spojen s prvním řídicím vstupem m hradla H, s řídicím vstupem σ spínacího prvku S a se vstupem tz druhého časového obvodu Tz. Výstup druhého časového členu T2 je spojen s; druhým řídicím vstupem x2 hradla H.
Na výkresu je dále· znázorněn nastavovací •stup τι prvního časového členu Ti a nastavovací vstup T2 druhého· časového členu T2.
Funkce zapojení k spínání elektrického střídavého obvodu podle vynálezu v příkladném provedení podle výkresu je taková, že ve výchozím časovém okamžiku se přivede na napájecí vedení U střídavé napájecí napětí. Toto napětí přechází zároveň na první vstup di derivačního obvtodu D. V časovém okamžiku přechodu tohoto napětí nulovou hodnotou, náběhu kladné půlvlny, vytvoří tento derivaiční obvod D kladný impuls jedničkové logické úrovně.
Tento impuls přechází na vstup h hradla H. Na· řídicích vstupech κι, x2 tohoto hradla H jsou signály nulové logické úrovně a hradlo je v otevřeném stavu.
Zmíněný impuls přechází na vstup ti prvního časového obvodu Ti a způsobuje vybuzení prvního časového signálu jedničkové logické úrovně na jeho výstupu, trvajícího pd dobu prvního časového intervalu. První časový signál přechází jednak na první řídicí vstup κι hradla H a toto hradlo uzavírá, jednak na řídící vstup σ spínacího prvku S.
•Spínacím prvkem v příkladném provedení podle výkresu je triak spojený první anodou s napájecím vedením U a! druhou ancdou se zátěží Z.
Vzhledem k nepatrnému časovému zpoždění logických obvodů přichází první časový signál na řídicí vstup σ prakticky v časovém okamžiku náběhu kladné půlvlny a uvede spínací prvek S do sepnutého stavu.
•První časový signál přechází dále na vstup tz druhého časového členu T2. Na konci· prvního časového intervalu způsobuje zánik prvního časového signálu vybuzení na výstupu druhého časového obvodu T2 druhého časového signálu jedničkové logické úrovně, trvajícího po dobu druhého časového intervalu. Druhý časový signál přechází na druhý řídicí vstup x2 hradla H a po dobu svého trvání udržuje toto hradlo v uzavřeném stavu.
•Působení uvedených signálů na spínací prvek S je takové, že v časovém okamžiku přechodu napájecího napětí nulovou hodnotou, následujícím po zániku prvního časového signálu, se spínací prvek S rozepne a v tomto rozepnutém stavu setrvá po dobu Časového trváhí druhého časového signálu.
Při zániku druhého časového signálu se hradlo H opětovně otevře a nejblíž následující přechod napájecího napětí nulovou hodnotou způsobí postupně vznik kladného impulsu jedničkové logické úrovně na výstupu derivačního obvodu D a vybuzení časových obvodů Τι, T2 jak bylo již popsáno.
Zvláštnosti použitých obvodů spočívají v tom, že řídicí vstupy κι, κ2 hradla H jsou ve vzájemlné vazbě logického součtu v tom smyslu, že logický součet signálu na prvním řídicím vstupu κι a signálu na druhém řídicím vstupu κζ uzavírá průchod tohoto hradla H.
Řídicí vstupy τι, τ2 časových obvodů Τι, T2
218 jsou uzpůsobeny k zadávání hodnot časových intervalů trvání signálů na výstupech těchto časových obvodů. V nejednodušším případě se jedná například o nastavitelný odpor, potenciometr, vícepolohový přepínač hodnot odporů apod.
Je zřejmé, že doba sepnutí spínacího prvku S je jedním přesným násobkem periody, popř. půlperiody, napájecího' střídavého’ napětí, obdobně i doba rozepnutí tohoto spínacího prvku S je druhým přesným násobkem periody, popř. půlperiody, tohoto střídavého napájecího napětí.
Připojením na střídavé napájecí napětí pracuje zapojení podle výkresu cyklicky s konstantní dobou sepnutí a následnou konstantní dobou rozepnutí. Přítotn nestabilita časových intervalů trvání časových signálů ná výstupech časových obvodů Τι, T2 menší, než je· polovina periody tohoto napájecího napětí, nemá na přesnost časového trvání sepnutého stavu spínacího prvku žádný vliv.
Další významné modifikace zapojení k spínání elektrického střídavého obvodu spočívají v tom, že se upraví další řídicí vstup u hradla H, který při spojení pomocí přepínače na pomocný zdroj napětí umožňuje klíčování funkce zapojení vnějším ovládacím prvkem.
V aplikaci na střídavý trojfázový systém se upraví další vstupy u derivačního obvodu D, které se připojí postupně na jednotlivá fázová napájecí vedeiní, popř. se ponechá pouze první vstup di, jedna fáze se určí jako řídicí a1 připojí se tento vstup. Výstup prvního časového členu Ti se dále s výhodou připojí na řídicí vštupy spínacích prvků všech fází.
Zapojení k spínání elektrického střídavého obvodu podle vynálezu nachází uplatnění při řešení speciálních úloh v oblasti jednoúčelového automatického řízení.

Claims (1)

  1. PŘEDMĚT
    Zapojení ke spínání elektrického střídavého obvodu složené ze spínacího· prvku a zátěže v sériovém zapojení ve větvi spojené s napájením vedením a s nulovým vedením, vyznačené tím, že napájecí vedení (U) je spojené s prvním vstupem (di) derlvačního obvodu (Dj a nulové vedení (V) je spojené s druhým' Vstupem (d2) derivačního obvodu (Dj, výstup derivačního obvodu (D)
    YNÁLEZU je spojen se vstupem (hj hradla (H), výstup hradla (H)i je spojen se vstupem (ti) prvního časového obvodu (Τ4), jehož výstup je spojen s prvním řídicím vstupem (xtj hradla (H), s řídicím vstupem (σ) spínacího prvku (Sj a se vstupem (t2) druhého časového obvodu (T2), jehož výstup je spojen s druhým řídicím vstupem (x2) hradla (Hj.
CS507281A 1981-07-01 1981-07-01 Zapojení ke spínání elektrického střídavého obvodu CS218139B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS507281A CS218139B1 (cs) 1981-07-01 1981-07-01 Zapojení ke spínání elektrického střídavého obvodu

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS507281A CS218139B1 (cs) 1981-07-01 1981-07-01 Zapojení ke spínání elektrického střídavého obvodu

Publications (1)

Publication Number Publication Date
CS218139B1 true CS218139B1 (cs) 1983-02-25

Family

ID=5394887

Family Applications (1)

Application Number Title Priority Date Filing Date
CS507281A CS218139B1 (cs) 1981-07-01 1981-07-01 Zapojení ke spínání elektrického střídavého obvodu

Country Status (1)

Country Link
CS (1) CS218139B1 (cs)

Similar Documents

Publication Publication Date Title
US3694718A (en) Methods of inverter voltage control by superimposed chopping
KR920013869A (ko) 교류출력변환기의 병렬운전 제어장치
US4617508A (en) Reverse phase-control apparatus for multiplexing interconnections between power switching and control circuit modules
GB1287989A (cs)
GB1312643A (en) High voltage electric circuit breakers
JP2828734B2 (ja) 2つの電源の間で電力を伝達するためのスイッチング装置および該装置内のスイッチングデバイスを制御する方法
US3523236A (en) Circuit to control inverter switching for reduced harmonics
CS218139B1 (cs) Zapojení ke spínání elektrického střídavého obvodu
JPH07110152B2 (ja) 交流電流調整器の制御方法および装置
US4670831A (en) Method and apparatus for generating a control power delivered to a load by a polyphase power line
RU2020742C1 (ru) Тиристорный коммутатор
RU2097892C1 (ru) Реле переменного тока
US4513207A (en) Alternating comparator circuitry for improved discrete sampling resistance control
KR900015424A (ko) 스위치 모드 전원회로
US4599686A (en) Method and apparatus for driving a transistorized polyphase pulse inverter
SU1257803A1 (ru) Регул тор напр жени
SU1555699A1 (ru) Стабилизатор напр жени посто нного тока
KR920002121B1 (ko) 다이리스터 위상제어장치
SU1001473A1 (ru) Ключ переменного тока
CS249074B1 (cs) Zapojení pro řízení úhlu sepnutí tyristorů
SU817843A1 (ru) Устройство дл сравнени фаз несколькихСигНАлОВ
SU1649686A1 (ru) Устройство дл импульсного управлени трансформаторной нагрузкой
SU1471282A1 (ru) Мультивибратор
SU1103341A1 (ru) Устройство дл управлени токопараметрическим тиристорным преобразователем
SU1181124A1 (ru) Формирователь импульсов