CS217593B1

CS217593B1 - Programming Unit Wiring

Info

Publication number: CS217593B1
Application number: CS548381A
Authority: CS
Inventors: Jan Bydzovsky
Original assignee: Jan Bydzovsky
Priority date: 1981-07-17
Filing date: 1981-07-17
Publication date: 1983-01-28

Abstract

Vynález spadá do oboru uchovávání informací. Účelem vynálezu je zrychlit programování v paměťových maticích s přepalováním tavných spojek a okamžitou kontrolu provádění. Podle podstaty vynálezu se toho dosáhlo tak, že paralelně k ovládacímu obvodu programovacího zdroje je na výstupu multiplexu řízeného v rytmu generátoru zapojen porovnávací obvod s výstupem připojeným na odečítací vstup vratného čítače, na jehož sečítací vstup je zapojen sčítací člen ovládaný vyhodnocovacím obvodem zapojeným na výstup multiplexu.The invention belongs to the field of information storage. The purpose of the invention is to accelerate programming in memory matrices with the burning of fusible links and immediate control of execution. According to the essence of the invention, this is achieved by connecting, in parallel to the control circuit of the programming source, a comparator circuit with an output connected to the subtraction input of a return counter, to the addition input of which an adder element controlled by an evaluation circuit connected to the output of the multiplex is connected.

Description

Vynález se týká zapojení programovací jednotky pro paměti, u nichž se programování provádí přepálením tavné spojky v příslušném bodě paměťové matice. Obsah jednou naprogramované paměti není již možno změnit.The invention relates to a memory programming unit, in which programming is carried out by firing the fusible coupling at a particular point in the memory matrix. The contents of a programmed memory cannot be changed.

Je známé takové zapojení programovací jednotky opatřené zdrojem pro přepalování tavných spojek v paměťové matici pomocí ovládacího obvodu zapojeného mezi paměťovou maticí a výstupy dekodéru signálů čítače, přepínajícího pomocí multiplexu postupně v rytmu pulsního generátoru bitové výstupy vstupního obvodu.It is known to provide a programming unit equipped with a source for burning the fusible links in a memory matrix by means of a control circuit connected between the memory matrix and the outputs of a counter signal decoder, switching the bit outputs of the input circuit sequentially to the pulse generator.

Nevýhodou tohoto zapojení je nízký kmitočet pulsního generátoru, protože programovací impuls musí být volen dostatečně dlouhý, například 600 až 1000 ms, aby bylo zajištěno přepálení u všech tavných spojek matice se značným energetickým rozptylem přepalovaných spojek. V případě, že v příslušném bitu se nepřepaluje spojka, dochází k značné časové ztrátě následkem nevyužití programového kroku. Po programová ní je nutno provádět kontrolu paměti. V případě vadné paměti dodané výrobcem, kdy nedojde k přepálení spojky, zjistí se závada až po naprogramování celé paměti.The disadvantage of this circuit is the low frequency of the pulse generator, since the programming pulse must be chosen sufficiently long, for example 600 to 1000 ms, to ensure burn-out of all fusible couplings of the matrix with considerable energy dissipation of the burned-in couplings. If the clutch does not burn in the respective bit, a considerable time loss occurs as a result of not using the program step. A memory check must be performed after programming. In the case of a defective memory supplied by the manufacturer and the clutch does not burn out, the fault is not detected until all memory has been programmed.

Shora uvedené nedostatky odstraňuje zapojení programovací jednotky podle vynále zu, jehož podstata spočívá v tom, že paralelně k ovládacímu obvodu je na výstup multiplexu připojen porovnávacím vstupem porovnávací obvod, připojený na pulsní generátor, s porovnávacím výstupem zapojeným na odečítací vstup čítače, na jehož sečítací vstup je zapojen sčítací člen zapojený na výstup pulsního generátoru a na výstup vyhodnocovacího obvodu připojeného k výstupu multiplexu.The above mentioned drawbacks are eliminated by the wiring of the programming unit according to the invention, which is based on the fact that parallel to the control circuit is connected to the multiplex output by comparing input comparing circuit connected to a pulse generator with comparing output connected to the read input of counter. a summation member connected to the pulse generator output and to the output of the evaluation circuit connected to the multiplex output is connected.

Zapojení zajišťuje kontrolu naprogramování každého bitu a třeba i několikeré opakování každého kroku. V případě, kdy se nepřepaluje tavná spojka, zrychluje se programovací krok. Automaticky se vyřadí paměť, kterou v důsledku výrobní vady nelze naprogramovat.The wiring ensures control of the programming of each bit and even several repetitions of each step. The programming step is accelerated if the fusible joint is not burned. A memory that cannot be programmed due to a manufacturing fault is automatically disabled.

Příklad zapojení programovací jednotky podle vynálezu je dále popsán a jeho činnost vysvětlena s pomocí výkresu, na němž je blokově vyznačena paměťová matice Ml s vnitřním uspořádáním n x 8 bitů, tj. paměť obsahuje n osmibitových slov. Adresování příslušného slova v rozmezí 1 až n slov se děje adresovacím obvodem A. Vstupní data, která mají být naprogramována na některé adrese, jsou na výstupu vstupního obvodu VO. Příklad zapojení je upraven pro programování osmibitového slova 1 — 8. Výstup pulsního generátoru O je spojen se sčítacím vstupem vratného čítače RC, jehož výstup je spojen s multiplexem Ml, na který jsou zapojeny bitové výstupy vstupního obvodu VO.An example of a wiring of a programming unit according to the invention is described below and its operation explained with the aid of a drawing, in which a memory matrix M1 with an internal arrangement of n x 8 bits, i.e. the memory contains n eight-bit words, is block-marked. The addressing of the respective word in the range of 1 to n words is done by addressing circuit A. The input data to be programmed at an address is at the output of the input circuit VO. The wiring example is adapted to program an 8-bit word 1-8. The output of the pulse generator O is coupled to the summation input of the return counter RC, the output of which is coupled to the multiplex M1, to which the bit outputs of the input circuit V0 are connected.

Výstup vratného čítače RC je dále zapojen na vstup dekódovacího obvodu D, na jehož výstupy je zapojen ovládací obvod OV, sestávající z paralelně zapojených transistorů TI až T8 zapojených na paměťovou matici M. Na výstup multiplexu ML je přes hradlo H, na jehož druhý vstup je zapojen pulsní generátor O, zapojen programovací zdroj Z pro přepálení tavné spojky paměťové matice M. Na poslední výstup dekodéru D je zapojen klopný obvod KO, na jehož druhý vstup je zapojen řídicí obvod ŘO. Výstup klopného obvodu KO je zapojen na nulovací vstup vratného čítače RČ. Potud je zapojení známé.The output of the return counter RC is further connected to the input of the decoding circuit D, the outputs of which are connected to an OV control circuit consisting of parallel connected transistors T1 to T8 connected to a memory matrix M. The multiplex ML output is via a gate H; pulse generator O is connected, programming source Z is used to burn the memory matrix fusible connector M. The last output of the decoder D is connected to the flip-flop KO, to whose second input the control circuit MA is connected. The output of the flip-flop KO is connected to the reset input of the RC counter. So far the involvement is known.

Podle vynálezu je paralelně k ovládacímu obvodu OV připojen porovnávacím vstupem na výstup multiplexu ML pulsním generátorem O řízený porovnávací obvod PO porov návacím výstupem zapojený na odečítací vstup — vratného čítače RČ. Na výstup pulsního generátoru O je zapojen vyhodnocovací obvod SK, na jehož druhý vstup je zapojen výstup multiplexu ML. Výstup vyhodnocovacího obvodu SK je zapojen na vstup sčítacího členu S zapojeného mezi výstup pulsního generátoruO a součtový vstup + vratného čítače RC. Na odečítací výstup porovnávacího obvodu PO je zapojen počítací obvod P.According to the invention, the comparator circuit PO controlled by a comparison output connected to a subtraction input - a counter of the counter RC is connected in parallel to the control circuit OV by a comparative input to the output of the multiplex ML. The evaluation circuit SK is connected to the output of the pulse generator O, the second input of which is connected to the multiplex output ML. The output of the evaluation circuit SK is connected to the input of the summation element S connected between the output of the pulse generator O and the summation input + of the return counter RC. A counting circuit P is connected to the reading output of the comparator circuit PO.

Činnost zapojení je následující:The wiring is as follows:

Ručně nebo automaticky z výstupu počítače (interface] se adresovacím obvodem A zvolí adresa slova, které má být naprogramováno v paměťové matici M.The address of the word to be programmed in the memory matrix M is selected manually or automatically from the interface output of the addressing circuit A.

Vratný čítač RC je vynulován klopným obvodem KO a jeho obsah se programováním postupně zvyšuje. Současně vratným čítačem RČ řízený multiplex ML přepíná výstupy ze vstupního obvodu VO. V případě, že je na výstupu multiplexů ML napětí odpovídající logické jedničce je hradlem H připojen k příslušnému místu paměťové matice M, určeném výstupem dekodéru D a výstupem ovládacího obvodu OV, programovací zdroj Z. Následkem toho protéká proud z programovacího zdroje Z tavnou spojkou paměťové matice M, transistor TI do záporného pólu programovacího zdroje Z. Tavná spojka se přepálí a na výstupu pro prvý byt je v paměti napětí odpovídající logické jedničce. Je-li například druhý bit slova roven logické nule, je hradlem H zablokován programovací zdroj Z a proto nedojde k přepálení tavné spojky v, paměťové matici M.The RC counter is reset by the flip-flop KO and its content is gradually increased by programming. At the same time, the multiplex ML controlled by reversing counter RC switches outputs from the VO input circuit. In the event that a voltage corresponding to a logic 1 is multiplied at the output of the multiplexes ML, the programming source Z is connected to the appropriate location of the memory matrix M determined by the decoder output D and the output of the OV control circuit. M, the transistor T1 into the negative pole of the programming source Z. The fusible link is blown and the first byte output has a voltage corresponding to a logic one. For example, if the second bit of a word is equal to logic zero, the programming source Z is blocked by the gate H, and therefore the fusing link in the memory matrix M does not burn.

V zapojení podle vynálezu se děje čtení obsahu paměti po každém programovacím kroku. Tuto funkci zajišťuje porovnávací obvod PO, který ihned po skončení programovacího kroku provádí v mezeře mezi programovacími pulsy, kdy je programovací zdroj Z činností hradla vypojen, čtení obsahu pamětí. Jestliže obsah paměti nesouhlasí se zadanou hodnotou, programovací krok se opakuje. Na výstupu porovnávacího obvodu PO je impuls, který sníží obsah vratného čítače RČ. K zapojení je přičleněn počítací obvod P, který po předem zadaném počtu opakovaných programovacích kroků dává signál, že paměť je vadná a nelze ji programovat.In the circuit according to the invention, the memory content is read after each programming step. This function is provided by the comparator circuit P0, which reads the contents of the memories immediately after the end of the programming step in the gap between the programming pulses, when the programming source is disconnected from the gate operation. If the memory content does not match the entered value, the programming step is repeated. At the output of the comparator circuit PO there is a pulse that decreases the content of the return counter RC. A counting circuit P is attached to the circuit, which after a predetermined number of repetitive programming steps gives a signal that the memory is defective and cannot be programmed.

Za účelem zrychlení programování je pro217 vedeno zkrácení programovaného kroku v případech, kdy v paměťové matici M se nepřepaluje tavná spojka, a to pomocí vyhodnocovacího obvodu SK a sčítacího členu S. Vyhodnocovací obvod SK vyhodnocuje výstupní napětí multiplexu ML. V případě nulové logické úrovně, kdy se tavná spojka nepřepaluje, je na výstupy vyhodnocovacího obvodu SK napětí v trvání kratším než 2 ^s, které se přivádí do sčítacího členu S. Tím také napětí na vstupu vratného čítače RC zvýší jeho obsah o jedničku a v době téhož programovacího impulsu dojde k dalšímu kroku. Programovací doba tohoto následují9 3 βIn order to speed up the programming, the programmed step is shortened in cases where the fusible link is not burned in the memory matrix M by means of the evaluation circuit SK and the adder S. The evaluation circuit SK evaluates the output voltage of the multiplex ML. In the case of a zero logic level where the melting clutch does not overburden, a voltage of less than 2 µs is applied to the outputs of the evaluation circuit SK, which is fed to the summation element S. time of the same programming pulse, the next step takes place. The programming time of this is followed by 9 3 β

čího kroku se tím sice o 2 us zkrátí, ale v poměru k délce programovacího impulsu 600 — 100 rns je technicky bezvýznamná.It is technically insignificant in relation to the programming pulse length of 600 - 100 rns.

Po proběhnutí programovacího cyklu, tj. po proběhnutí všech osmi míst programovaného slova, je z posledního výstupu dekodéru D překlopen klopný obvod KO, který vynuluje vratný čítač RČ a připraví programování dalšího slova. Start programovacího cyklu se provádí pomocí řídicího obvodu RO, který při ručním řízení představuje tlačítko nebo při připojeni k počítači vhodný interfaceový obvod.After the programming cycle has been completed, ie after all eight digits of the programmed word have been passed, the flip-flop KO is flipped from the last output of the decoder D, which resets the return counter RC and prepares the programming of the next word. The start of the programming cycle is carried out by means of a control circuit RO, which in the case of manual control represents a button or, when connected to a computer, a suitable interface circuit.

Claims

CLAIMS 1. Connection of a programming unit provided with a programming source for burning fusible links in a memory matrix by means of a control circuit connected between the memory matrix and the outputs of a counter signal decoder for switching by multiplex sequentially to the pulse generator of the output bit bits. circuit (OV) is connected to the multiplex output (ML) by comparing input comparing circuit (PO), connected to pulse generator (Oj), with comparing output connected to subtraction input of counter (RČ), to whose summing input is added summation element (S) ), connected to the output of the pulse generator (O) and to the output of the evaluation circuit (SK) connected to the output of the multiplex (ML).

Wiring according to claim 1, characterized in that a counting circuit (P) is connected to the readout output of the comparator circuit (PO).