CS215993B1

CS215993B1 - Connection to zero drift correction for synchronous detector

Info

Publication number: CS215993B1
Application number: CS776179A
Authority: CS
Inventors: Oldrich Horak
Original assignee: Oldrich Horak
Priority date: 1979-11-14
Filing date: 1979-11-14
Publication date: 1982-10-29

Abstract

Vynález je určen zejména pro stejnosměrné zesilovače a ostatní obvody, u nichž vlivem driftu nuly dochází k chybě přenosu· Podstatou vynálezu je synchronní detektor opatřený na vstupu a výstupu klíčovacím obvodem. Výstup druhého klíčovacího obvodu je pak spojen přes filtr s vyhodnocovacím obvodem. Dále je uveden příklad zapojení obou klíčovacich obvodů. Vynález lze využít v elektronických obvodech.The invention is intended especially for DC amplifiers and other circuits, in which the effect of zero drift causes a transmission error. The essence of the invention is a synchronous detector equipped with a keying circuit at the input and output. The output of the second keying circuit is then connected via a filter to the evaluation circuit. An example of the connection of both keying circuits is given below. The invention can be used in electronic circuits.

Description

Vynález se týká zapojení ke korekci driftu nuly synchronního detektoru, určeného zejména pro elektronické měřicí obvody.The invention relates to a zero-drift correction circuit for a synchronous detector, particularly for electronic measuring circuits.

Dosavadní obvodová uspořádání synchronních, popřípedě fázových detektorů mají některé nevýhodné vlastnosti. Zejména ruěivý je stejnosměrný drift nulové úrovně, který lze jen obtížně snížit volbou precisních prvků a stabilizací pracovních podmínek a teploty.Current circuit arrangements of synchronous or phase detectors have some disadvantageous properties. Particularly disturbing is the DC drift of zero level, which is difficult to reduce by selecting precision elements and stabilizing the working conditions and temperature.

Tyto dosavadní nevýhody odstraňuje zapojení ke korekci driftu nuly synchronního detektoru podle vynálezu, jehož podstatou je, že vstupní svorka je spojena přes první klíčovací obvod se synchronním detektorem, spojeným přes druhý klíčovací obvod a filtr s vyhodnocovacím obvodem, přičemž zdroj klíčového napětí je spojen s oběma klíčovacími obvody. První klíčovací obvod je tvořen tranzistorem, jehož kolektor je spojen přes odpor se vstupní svorkou a přímo se vstupem synchronního detektoru, přičemž emitor je spojen se společným vodičem a báze je spojena se zdrojem klíčovacího napětí a s druhým kllčovacím obvodem, a to s řídicí elektrodou tranzistoru řízeného polem, jehož kolektor je spojen přes kondenzátor s výstupem synchronního detektoru a přímo se vstupem filtru, zatímco jeho emitor je spojen, se společným vodičem.These prior art drawbacks are eliminated by the zero drift circuit of the synchronous detector according to the invention, which is based on the input terminal being connected via a first keying circuit to a synchronous detector connected by a second keying circuit and a filter with an evaluation circuit, the key voltage source being connected to both. keying circuits. The first keying circuit consists of a transistor whose collector is connected via a resistor to the input terminal and directly to the input of the synchronous detector, the emitter being connected to a common conductor and the base connected to the keying voltage source and to the second clamping circuit. a field whose collector is connected via a capacitor to the output of the synchronous detector and directly to the input of the filter, while its emitter is connected, to a common conductor.

Hlavní předností zapojení je, že zařazením dvou paralelně pracujících klíčovacích obvodů se prakticky vyloučí nežádoucí drift nuly a tím se získá velmi stabilní spolehlivé zapojení pro elektronické měřicí účely.The main advantage of the circuitry is that the inclusion of two parallel working keying circuits virtually eliminates the undesirable drift of zero and thus provides a very stable reliable circuit for electronic measurement purposes.

Vynález blíže objasní přiložený výkres, kde na obr. 1 je znázorněno blokové zapojení, na obr. 2 přiklad jednoho z možných zapojení dvou klíčovacích obvodů.BRIEF DESCRIPTION OF THE DRAWINGS The invention is illustrated in greater detail in the accompanying drawing, in which: FIG. 1 shows a block circuit;

Zapojení obvodu na obr. 1 je tvořeno synchronním detektorem £, jehož vstup je spojen přes první klíčovací obvod £ se vstupní svorkou £. Výstup synchronního detektoru £ je spojen s druhým klíčovaclm obvodem £. Oba klíčovací obvody £, í jsou spojeny se zdrojem 6 klíčovacího napětí. Výstup druhého klíčovacího obvodu £ je spojen přes filtr 2 s vyhodnocovacím obvodem 8, například s číslicovým voltmetrem.The circuit in FIG. 1 is a synchronous detector 6, the input of which is connected via the first keying circuit 6 to the input terminal 6. The output of the synchronous detector 6 is connected to the second keying circuit 6. Both keying circuits 8, 1 are connected to a keying voltage source 6. The output of the second keying circuit 8 is connected via a filter 2 to an evaluation circuit 8, for example a digital voltmeter.

Praktický příklad zapojení synchronního detektoru £ mezi oba klíčovací obvody £, £ je znázorněn na obr. 2. Vstupní svorka 1 je spojena přes odpor 11 se synchronním detektorem í a s kolektorem prvního tranzistoru 10. který je emitorem spojen se společným vodičem a bází je spojen se zdrojem 6 klíčovacího napětí. Druhý tranzistor 12 řízený polem, je řídicí elektrodou spojen se zdrojem 6 klíčovacího napětí, kolektorem je spojen do uzlu s výstupem synchronního detektoru i, a to přes kondenzátor 13 a se vstupem filtru 2· Onitor tranzistoru 12 řízeného polem je spojen se společným vodičem.A practical example of the connection of the synchronous detector 6 between the two keying circuits 6, 6 is shown in FIG. 2. The input terminal 1 is connected via a resistor 11 to the synchronous detector 6 and to the collector of the first transistor 10 which is source 6 of the keying voltage. The second field-controlled transistor 12 is connected to the keying voltage source 6 by the control electrode, the collector is connected to the node with the output of the synchronous detector 1 via a capacitor 13 and the filter input 2. The alternator of the field-controlled transistor 12 is connected to a common conductor.

Zapojení pracuje za provozu následovně. Na vstupní svorku 2 je přiváděn měřený střídavý signál. První klíčovací obvod £ měřený signál zkratuje tak, aby nepřicházel na vstup synchronního detektoru i· Na výstupu synchronního detektoru £ se při zkratovaném vstupu objeví chybové napětí, vyvolané driftem nuly. Kondenzátor 13 v druhém klíčovacím obvodu £ se tímto chybovým napětím nabije přes tranzistor 12 řízený polem, přičemž jsou tranzistory 10. 12 obou klíčovacích obvodů £, £ otevřeny. Napětí přicházející ze zdroje 6 klíčovacího napětí uzavře oba klíčovací obvody £, £. Nyní přichází měřený signál na vstup synchronního detektoru £, kde se usměrní.The wiring works as follows during operation. The measured AC signal is applied to the input terminal 2. The first keying circuit 6 shorts the measured signal so that it does not come to the input of the synchronous detector. The capacitor 13 in the second germination circuit 6 is charged by this fault voltage through a field-controlled transistor 12, with the transistors 10, 12 of both keying circuits 6, 6 open. The voltage coming from the keying voltage source 6 closes the two keying circuits 6, 6. Now the measured signal comes to the input of the synchronous detector 8, where it is rectified.

Usměrněný signál nese v sobě chybové napětí, vyvolané driftem nuly. Toto výstupní napětí synchronního detektoru £ ee sčítá s napětím na kondensátoru 13. které má opačnou polaritu chybového napětí, vyvolaného driftem nuly. Výsledný signál, zbavený této chyby, přichá zí přes filtr 2 k vyhodnocovacímu obvodu g realizovanému například číslicovým voltmetrem.The rectified signal carries the error voltage caused by the drift of zero. This output voltage of the synchronous detector 64e adds to the voltage at the capacitor 13 which has the opposite polarity of the error voltage caused by the drift of zero. The resulting signal, cleared of this error, arrives via the filter 2 to an evaluation circuit g realized, for example, by a digital voltmeter.

Zapojeni je určeno zejména pro stejnosměrné zesilovače a ostatní obvody, u nichž vlivem driftu nuly dochází k chybě přenosu.The wiring is designed especially for DC amplifiers and other circuits where transmission error occurs due to zero drift.

Claims

SUBJECT OF THE INVENTION

Synchronous detector zero drift connection, characterized in that the input terminal (1) is connected via a first keying circuit (3) to a synchronous detector (4) connected via a second keying circuit (5) and a filter (7) to the evaluation a circuit (8), the source of the slip voltage (6) being connected to both the keying circuits (3, 5).

Wiring according to claim 1, characterized in that the first keying circuit (3) consists of a transistor (10) whose collector is connected via a resistor (11) to the input terminal (1) and directly to the input of the synchronous detector (4), the emitter is coupled to a common conductor and the base is coupled to the looping voltage source (6) and the second keying circuit (5), the control electrode of the field-controlled transistor (12), the collector of which is connected via a capacitor (13) to the synchronous detector (4) and directly to the filter inlet (7), while its emitter is only connected to a common conductor.