CS215895B1

CS215895B1 - Double-level voltage comparator circuitry

Info

Publication number: CS215895B1
Application number: CS417078A
Authority: CS
Inventors: Stanislav Tkadlec; Vaclav Kuta; Jan Paulicek
Original assignee: Stanislav Tkadlec; Vaclav Kuta; Jan Paulicek
Priority date: 1978-06-26
Filing date: 1978-06-26
Publication date: 1982-09-15

Description

Vynález se týká zapojení dvouúrovňového napětového komparátoru.The invention relates to a two-level voltage comparator.

Dosavadní kontrola horní a dolní napětové meze se realizuje pomocí různých variant zapojení komparátoru minimálně se dvěma operačními zesilovači. Obvykle jeden operační zesilovač kontroluje dolní napětovou mez a druhý operační zesilovač kontroluje horní napětovou mez, přičemž výstupy operačních zesilovačů jsou vedeny na součtové hradlo. Realizace takového zapojení je poměrně nákladná na prostor, především „v případě, když je třeba stejný obvod realizovat víckrát.Current control of the upper and lower voltage limits is realized by means of various variants of comparator wiring with at least two operational amplifiers. Typically, one opamp controls the lower voltage limit and the other opamp controls the upper voltage limit, with the outputs of the opamps being routed to the summing gate. The realization of such a circuit is relatively space-intensive, especially "if the same circuit needs to be realized more than once.

Uvedené nedostatky odstraňuje zapojéní dvouúrovňového napětového komparátoru podle vynálezu, jehož podstata spočívá v tom, že vstup obvodu je připojen na anodu první diody, jejíž katoda je připojena na vstup prvního odporového děliče, který má výstup připojen ke Bvorce zdroje kladného napájecího napětí a druhý výstup připojen k druhému odporovému děliči připojenému prvním výstupem na svorku zdroje záporného napájecího napětí a druhým výstupem na neinvertující vstup operačního zesilovače, přičemž vstup obvodu je současně připojen na katodu druhé diody, jejíž anoda je připojena na třetí odporový dělič, jehož první výstup je připojen ke svorce zdroje záporného napájecího napětí a druhý výstup je spojen se čtvrtým odporovým děličem, jehož první výstup je spojen se svorkou zdroje kladného napájecího napětí a druhý výstup je připojen na invertující vstup operačního zesilovače.The above-mentioned drawbacks are eliminated by the connection of the two-level voltage comparator according to the invention, characterized in that the circuit input is connected to the anode of the first diode, the cathode is connected to the input of the first resistive divider. to a second resistor divider connected by a first output to the negative supply voltage terminal and a second output to a non-inverting opamp input, the circuit input being simultaneously connected to a cathode of a second diode whose anode is connected to a third resistor divider whose first output is connected to the terminal and the second output is connected to a fourth resistor divider, the first output of which is connected to the positive supply voltage terminal and the second output is connected to an inverting input of the operational amplifier.

Výhody zapojení spočívají v tom, že se dosáhne úspory aktivních a pasivních elektro215 895 technických součástek, zmenšení rozměrů a úspora prostoru.The advantages of wiring are that it saves on active and passive electrical components, reduces dimensions and saves space.

Na připojených výkresech je na obr. 1 znázorněno blokové schéma zapojení dvouúrovňového napětového komparátoru na obr. 2 jeho podrobné schéma zapojení.In the accompanying drawings, FIG. 1 is a block diagram of the two-level voltage comparator in FIG. 2 showing its detailed diagram.

V blokovém schématu zapojení obvodu je vstup 1 obvodu připojen přes první diodu 2 na první odporový dělič 12. jehož první výstup je připojen ne svorku 16 zdroje kladného napájecího napětí a druhý výstup je připojen ke druhému odporovému děliči 22, který je připojen prvním výstupem na svorku 17 zdroje záporného napájecího napětí a druhým výstupem na neinvertující vstup operačního zesilovače JO. Obdobně vstup 1 obvodu je spojen přes druhou diodu 2, ua třetí odporový dělič 15. jehož první výstup je připojen ke svorce 17 zdroje záporného napájecího napětí a druhý výstup je spojen se čtvrtým odporovým děličem 14. jehož první výstup je spojen se svorkou l6 zdroje kladného napájecího napětí a druhý výstup je připjen na invertující vstup operačního zesilovače 10. jehož výstup je současně i výstupem 11 obvodu. Funkce zapojení je taková, že druhý odporový dělič 13 a čtvrtý odporový dělič 14 slouží k nastavení nulové úrovně na výstupu 11 operačního zesilovače 10 v klidové poloze a první odporový dělič 12 a třetí odporový dělič 15 slouží k nastavení horní a dolní na pětové meze. V případě, že kontrolované vstupní napětí překročí horní nastavenou napětovou mez, která je nastavená na prvním odporovém děliči 12. nebo dolní napětovou mez nastavenou na třetím odporovém děliči 12» dojde k překlopení operačního zesilovače 10 do saturačního stavu po předchozím sepnutí první diody 2 nebo druhé diody 2 a rozvážení mostu sestaveného z prvního odporového děliče 12, druhého odporového děliče 1,3. třetího odporového děliče 12 a čtvrtého odporového děliče 14, Kontrolované vstupní napětí může být v rozsahu 0 až U , až -U_n, nebo -U až ^+un» kde U_n je napájecí napětí operačního zesilovače 10. Překročení ’ «nastavených mezí vstupního napětí může být indikováno kladným nebo záporným saturačním napětím, které určuje, zda vstupní sledované napětí je větší než horní nastavená napětová mez a menší než dolní nastavená napětová mez, a to v závislosti na tom, zda druhý odporový dělič 13 je připojen na neinvertující vstup operačního zesilovače 10 a čtvrtý odporový dělič 14 je připojen na invertující vstup operačního zesilovače 10. přičemž může být druhý vstup druhého odporového děliče 13 s výhodou připojen na invertující vstup operačního zesi lovaČe 10 a druhý výstup čtvrtého odporového děliče 14 je s výhodou připojen na neinvertujicí vstup operačního zesilovače 10, Na obr. 2 je podrobné schéma zapojení obvodu realizované konkrétními součástkami, ve kterém první odporový dělič 12 je tvořen sériovým zapojením odporu £ prvního odporového děliče 12 a společného odporu 2 prvního a druhého odporové ho děliče 12, 13» druhý odporový dělič 13 je tvořen sériovým zapojením odporu 6 druhého odporového děliče 13 a společným odporem 2 prvního a druhého odporového děliče 12, 13. třetí odporový dělič 15 je tvořen sériovým zapojením odporu 2 třetího odporového děliče 12 a společného odporu 8 třetího a čtvrtého odporového děliče 12, 14 a Čtvrtý odporový dělič li je tvořen sériovým zapojením odporu 7 čtvrtého odporového děliče 14 a společným odporem 8 třetího a čtvrtého odporového děliče 15. li· nastavování poměrů odporových děličů je nutné počítat s úbytky napětí na reálných diodách.In the circuit diagram, the circuit input 1 is connected via a first diode 2 to a first resistor divider 12 whose first output is connected to a positive power supply terminal 16 and a second output is connected to a second resistor divider 22 which is connected to the first output terminal 17 of a negative supply voltage source and a second output to the non-inverting input of an operational amplifier JO. Similarly, the circuit input 1 is connected via a second diode 2, a third resistor divider 15 whose first output is connected to the negative supply voltage source terminal 17 and a second output is coupled to a fourth resistor divider 14, whose first output is connected to the positive source terminal 16. and the second output is connected to the inverting input of the operational amplifier 10, the output of which is also the output of the circuit. The connection function is such that the second resistive divider 13 and the fourth resistive divider 14 serve to set the zero level at the output 11 of the operational amplifier 10 in the rest position, and the first resistive divider 12 and the third resistive divider 15 serve to set the upper and lower limits. If the controlled input voltage exceeds the upper voltage limit set at the first resistor divider 12 or the lower voltage limit set at the third resistor divider 12, the operational amplifier 10 is switched to a saturation state upon first switching on the first diode 2 or the second a diode 2 and a bridge distribution made up of a first resistive divider 12, a second resistive divider 1.3. The controlled input voltage may be in the range of 0 to U, to -U _n , or -U to ^{+ u} n where U _n is the supply voltage of the operational amplifier 10. Exceeding the set input voltage limits voltage can be indicated by a positive or negative saturation voltage, which determines whether the input monitored voltage is greater than the upper set voltage limit and less than the lower set voltage limit, depending on whether the second resistive divider 13 is connected to the non-inverting input of the operating the second input of the second resistive divider 13 may be preferably connected to the inverting input of the operational amplifier 10 and the second output of the fourth resistive divider 14 is preferably connected to the non-inverting input of the operational amplifier 10. amplifiers 10, Na Fig. 2 is a detailed circuit diagram of the circuitry realized by particular components in which the first resistive divider 12 is formed by the series connection of the resistor 6 of the first resistive divider 12 and the common resistor 2 of the first and second resistive divider 12, 13 the resistor 6 of the second resistive divider 13 and the common resistor 2 of the first and second resistive divider 12, 13. the third resistive divider 15 comprises a series connection of resistor 2 of the third resistive divider 12 and common resistor 8 of the third and fourth resistive divider 12, 14 and it consists of a series connection of the resistor 7 of the fourth resistor divider 14 and a common resistor 8 of the third and fourth resistive divider 15. The voltage divisions of the real diodes must be taken into account when setting the resistor divider ratios.

Zapojení lze využít v obměnách pro různé varianty obvodů pro kontrolu horní a dolní napětové meze, v regulační technice k převodu pulsů obojí polarity na pulsy o stejné pólařitě (bud kladné nebo záporné) a podobně.The circuit can be used in variations for different circuit variants to control the upper and lower voltage limits, in control technology to convert pulses of both polarity to pulses of the same polarity (either positive or negative) and the like.

Claims

A two-level voltage comparator circuit, characterized in that the circuit input (1) is connected to the anode of the first diode (2), the cathode of which is connected to the input of the first resistive divider (12), which has output connected to the positive power supply terminal (16). and a second output connected to a second resistive divider (13) connected by a first output to the negative supply voltage terminal (17) and a second output to a non-inverting input of the operational amplifier (10), wherein the circuit input (1) is simultaneously connected to the cathode of the second diode (3). ), the anode of which is connected to a third resistor divider (15), the first output of which is connected to the negative supply voltage terminal (17) and the second output is connected to a fourth resistor divider (14), the first output of which is connected to the terminal (16) ) of the positive power supply and the other output is connected to the inverting input of the operational amplifier (10).