CS215745B1

CS215745B1 - Device for digital display of time functions

Info

Publication number: CS215745B1
Application number: CS778980A
Authority: CS
Inventors: Petr Svoboda
Original assignee: Petr Svoboda
Priority date: 1980-11-17
Filing date: 1980-11-17
Publication date: 1982-09-15

Abstract

Vynález se týká oboru elektroniky, zejména zobrazování časových funkcí. Dosavadní způsoby zobrazení číslicově registrovaných funkcí používají oscilografů s vertikálním a horizontálním vychylovacím systémem, přičemž funkce jsou převedeny z číslicové formy, v níž jsou uchovávány v paměti, na analogová napětí. U zařízení podle vynálezu; pro zobrazení časových funkcí lze využít televizního přijímače, který je výrobkem masové výroby i spotřeby, jako jednoduchého grafického terminálového zařízení. Veškeré časování zajišťují dvoje řídicí hodiny: stabilní generátor synchronizační směsi řízený krystalem, který obstarává synchronitaci řádkovou a obrazovou, a generátor bodů o frekvenci 12 MHz, na jehož stabilitu nejsou zvláštní požadavky. Zařízení Dodle vynálezu je možno s výhodou využít zejména v lékařství jako terminálu laboratorních počítačů při získávání dat biologického charakteru.The invention relates to the field of electronics, in particular the display of time functions. Existing methods of displaying digitally registered functions use oscillographs with a vertical and horizontal deflection system, whereby the functions are converted from the digital form in which they are stored in memory to analog voltages. In the device according to the invention; for displaying time functions, a television receiver, which is a product of mass production and consumption, can be used as a simple graphic terminal device. All timing is provided by two control clocks: a stable crystal-controlled synchronization mixture generator, which provides line and image synchronization, and a 12 MHz point generator, the stability of which does not require special requirements. The Dodle device of the invention can be advantageously used, in particular, in medicine as a laboratory computer terminal for obtaining biological data.

Description

Vynález se týká zařízení pro číslicové zobrazení časových funkcí obsahující analogo-digitální převodník, pamělové bloky na obrazovku.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital time function display apparatus comprising an analog-to-digital converter, a memory block to a screen.

Dosavadní způsoby zobrazení číslicově registrovaných funkcí používají většinou oscilografů s vertikálním a horizontálním vychylovacím systémem, přičemž funkce jsou převedeny z číslicové formy, v níž jsou uchovávány v paměti, na analogová napětí. Oba vychylovací systémy, které musí být dostatečně rychlé, představují poměrně velkou spotřebu napájecího příkonu a kladou nároky na odvod tepla z chladicích těles výkonových tranzistorů. Tyto zobrazovací jednotky mohou vedle funkcí rozvinutých v čase- zobrazit i libovolné matematické funkce, které 'výpočetní zařízení produkuje v průběhu hodnocení nebo jako jeho výsledek.Previous methods of displaying digitally registered functions use mostly oscillographs with a vertical and horizontal deflection system, the functions being converted from the digital form in which they are stored into analog voltages. Both deflection systems, which must be fast enough, represent a relatively high power consumption and require heat dissipation from the heat sinks of the power transistors. These display units can, in addition to functions developed over time, also display any mathematical functions that the computing device produces during the evaluation or as a result thereof.

Tato zařízeni jsou však pro prvou kontrolu měřených veličin, které jsou prakticky vždy funkcemi času, jen částečné využita, proto jsou zbytečně nákladná.However, these devices are only partially used for the first control of the measured quantities, which are practically always functions of time, and are therefore unnecessarily expensive.

Výše uvedené nedostatky odstraňuje zařízení pro číslicové televizní zobrazení časových funkcí podle vynálezu, jehož podstatou je, že číslicový výstup analogo-digitálního převodníku měřené veličiny je připojen k hlavnímu vstupu vstupního multiplexu, jehož první výstup je spojen s datovým vstupem první paměti a jehož druhý výstup je spojen s datovým vstupem druhé paměti. Datový výstup prvé paměti je spojen se vstupem dat lichých adres výstupního multiplexu a datový výstup druhé paměti je spojen se vstupem dat sudých adres výstupního multiplexu. Sdružený výstup výstupního multiplexu je připojen na první komparační vstup komparátoru, přičemž obrazový výstup generátoru synchronizační směsi je spojen s nulovacím vstupem generátoru obrazového formátu, jehož zahajovací výstup je spojen s nulovacím vstupem čítače řádků, který je svým stránkovým výstupem spojen s ukončovacím vstupem generátoru obrazového formátu. Paralelní výstup čítače řádků je spojen s druhým komparačním vstupem komparátoru, jehož koincidanční výstup je připojen na spouštěcí vstup monostabilního multivibrátoru, jehož impulsní výstup je spojen na videovstup slučovacího a impedančního zesilovače, zatímco synchronizační vstup slučovacího impedančního zesilovače je připojen k úplnému synchronizačnímu výstupu generátoru synchronizační směsi. Nízkoimpedanční výstup slučovacího impedančního zesilovače je připojen přes videozesilovač k televizoru. Po stránce časové synchronizace je celé zařízení ovládáno generátorem synchronizační směsi, který je svým řádkovým výstupem, generujícím řádkové synchronizační impulsy o opakovači frekvenci 15 625 Hz, spojen na spouštěcí vstup děliče impulsů, na synchronizační vstup řadiče adres pamětí, klíčovací vstup generátoru bodů o frekvenci 12 MHz, sériový vstup čítače řádků a čítači vstup generátoru obrazového formátu. Dělič impulsů, který dělí kmitočet řádkových impulsů koeficientem, daným násobkem periody řádků k délce kroku analogo-digitální konverze, je svým vzorkovacím výstupem spojen jednak na strobovací vstup střídače zapisovacího povelu pamětí, jednak na sériový vstup čítače adres pamětí pro zápis, jednak na řídicí vstup analogo-digitálního převodníku, jednak na nastavovací vstup čítače adres pamětí pro čtení a jeának na hradlový vstup řadiče adres pamětí. Řadič adres pamětí, který je svým impulsním výstupem spojen na nulovací vstup čítače adres pamětí pro čtení, nuluje tento čítač vždy po ukončení doby zatemnění řádek tak, aby každá řádka začínala od levého okraje zobrazovaného snímku. Klíčovaný generátor bodů, který je vždy během zatemnění řádků zastaven, je svým vysokofrekvenčním impulsním výstupem spojen jednak na vstup čítače adres pamětí pro čtení, jednak na zapisovací vstup registru fázového posuvu adres, jednak na ovládací vstup vstupního multiplexu a ovládací vstup výstupního multiplexu. Čítač adres pamětí pro zápis je svým adresovým paralelním výstupem spojen na paralelní vstup čítače adres pamětí pro čtení, který je svým paralelním adresovým výstupem připojen jednak k adresovému vstu pu prvé paměti, jednak k adresovému vstupu registru fázového posunu. Registr fázového posunu je svým fázově zpožděným výstupem spojen s adresovým vstupem druhé paměti. Příkaz pro funkci zápis nebo funkci čtení je zadáván orostřednictvím povelového tlačítka, jehož jediný výstup je spojen na příkazový vstup střídače zapisovacího povelu pamětí, přičemž první zapisovací výstup střídače zapisovacího povelu pamětí je spojen na povelový vstup prvé paměti a druhý zapisovací výstup je spojen na povelový vstup druhé paměti.The above-mentioned drawbacks are eliminated by the digital television display of time functions according to the invention, which is based on the fact that the digital output of the measured value converter is connected to the main input of the input multiplex whose first output is connected to the data input of the first memory and connected to the data input of the second memory. The data output of the first memory is coupled to the odd-address output data of the output multiplex and the data output of the second memory is coupled to the input of the even address data of the output multiplex. The coupled output of the multiplex output is coupled to the first comparator input of the comparator, wherein the video output of the sync generator is coupled to the reset input of the image format generator, the start output of which is connected to the reset input of the line counter. . The parallel output of the row counter is connected to the second comparator input of the comparator, whose coincidence output is connected to the monostable multivibrator trigger input, whose pulse output is connected to the video input of the combining and impedance amplifier, . The low impedance output of the combining impedance amplifier is connected to the TV via the video amplifier. In terms of time synchronization, the whole device is controlled by a sync generator, which is connected to the pulse splitter trigger input, the memory address controller synchronization input, and the 12-point key generator input via its line output generating the 15,625 Hz repetition line bursts. MHz, the serial input of the line counter and the counter input of the image format generator. The pulse divider, which divides the pulse frequency by a coefficient given by the multiple of the line period to the length of the analog-to-digital conversion step, is coupled to its strobe input of the write memory command inverter and to the serial input of the write memory address counter the analog-to-digital converter, both to the setting input of the read memory address counter and to the gate input of the memory address controller. The memory address controller, which is connected to the reset address of the read memory address counter by its pulse output, resets the counter each time the blanking time ends, so that each line starts from the left edge of the displayed frame. The keyed point generator, which is always stopped during the blanking of the lines, is connected with its high-frequency pulse output to the address counter input of the read memory, to the write input of the phase shift register, and to the input multiplex control input and output multiplex control input. The address counter of the write memory is connected to the parallel input of the read memory address counter by its parallel address output, which is connected to the address input of the first memory and the address input of the phase shift register by its parallel address output. The phase shift register is connected to the address input of the second memory by its phase-delayed output. The command for the write function or the read function is given by a command button whose single output is connected to the command input of the write command memory inverter, the first write output of the write command memory inverter is connected to the command input of the first memory and the second write output is connected to the command input. second memory.

Výhodou zařízení podle vynálezu je, že po zobrazení časových funkcí lze využít televizního přijímače, který je výrobkem masové výroby i spotřeby, jako jednoduchého grafického terminálového zařízení. V tomto směru byla již vypracována řada řešení pro zobrazení alfanumerických charakterů. Řešení jednoduché grafiky podle vynálezu umožňuje obě zobrazení kombinovat, a tím alfanumerický televizní terminál rozšířit o ps.eudografiku. Základní chrakteristikou televizního zobrazení je počet zobrazitelných bodů. Pro grafiku je výhodné používat pouze celé televizní půlsnímky, tj. snímaný kmitočet je 50 Hz. V tomto případě je k dispozici 312 řádek a horizontálně asi 625 bodů. Poněvadž okraje zobrazení nebývají příliš kvalitní, vytváří zařízení pomocí čítače řádkového formátu pouze 256 řádek, počínaje třicátým řádkem od synchronizačního impulsu obrazu. Horizontálně je ze stejného důvodu počet bodů omezen na 512 a zbytek řádky je zatemněn. Veškeré časování zajišťují dvoje řídicí hodiny: stabilní generátor synchronizační směsi, řízený krystalem, který obstarává synchronizaci řádkovou a obrazovou, a generátor bodů o frekvenci 12 MHz, na jehož stabilitu nejsou zvláštní požadavky. Tyto dva generátory řídí časový režim komparace, která nastává mezi úrovní odpovídající pořadovému číslu řádky, tj. 0, 1, ..... až 256 v binárním kódu, a mezi obsahem celé paměti’, tj. binárními čísly, zapsanými na jednotlivých adresách, která přirůstají od nuly do 512, a to s frekvencí generátoru bodů. To znamená, že během jedné řádky defilují po sobě všechny adresy a nastane-li koinčidence mezi oběma komnaročními členy, je dán povel k rozsvícení bodu. Můžé tedy - nsnř. při stejném obsahu paměťových buněk - být zobrazena jakákoliv horizontální přímka, avšak vertikálně nemůže při použití jen jedné paměti o obsahu 512 adres být zobrazen, více než 1 bod. V uvedeném časovém režimu je délka trvání řádky T^ = 40 až 42 /aa a doba rozsvícení bodu T_fa = 80 ns. Paměť, jejíž obsah je nabízen ke komparaci s pořadovým číslem řádky, musí tedy mít přístupovou dobu nejvýše 80 ris. Tomuto požadavku vyhovují pouze paměti bipolární, například SN 74201, které však mají malou paměťovou kapacitu· na jedno pouzdro.An advantage of the device according to the invention is that after displaying the time functions, a television receiver, which is a product of mass production and consumption, can be used as a simple graphic terminal device. In this respect, a number of solutions for displaying alphanumeric characters have already been developed. The simple graphics solution according to the invention makes it possible to combine the two images and thus to extend the alphanumeric television terminal with ps. The basic characteristic of a TV display is the number of viewable dots. For graphics, it is preferable to use only whole TV fields, ie the scan frequency is 50 Hz. In this case there are 312 lines and horizontally about 625 points. Since the edges of the display are not very good, the device generates only 256 lines using a line format counter, starting with the 30th line from the image sync pulse. Horizontally, for the same reason, the number of points is limited to 512 and the rest of the line is obscured. All timing is ensured by two control clocks: a stable synchronization mixture generator, controlled by a crystal, which provides line and video synchronization, and a 12 MHz dot generator, whose stability does not require special requirements. The two generators control the comparative timing mode that occurs between the level corresponding to the line sequence number, i.e., 0, 1, ..... to 256 in binary code, and between the contents of the entire memory, i.e., binary numbers written at each address , which accrue from zero to 512, with a point generator frequency. This means that within a single line all addresses are consecutively filed, and if there is a coincidence between the two commutation members, a command is given to illuminate the point. So can - nsnř. with the same memory cell content - any horizontal line can be displayed, but vertically, when using only one memory with 512 addresses, no more than 1 point can be displayed. In said time mode, the line duration T ^ = 40 to 42 / aa, and the point lit time T _fa = 80 ns. Therefore, the memory whose content is offered for comparison with the row number must have an access time of not more than 80 ris. Only bipolar memories, such as SN 74201, are compliant with this requirement but have a low memory capacity per case.

Výhodou vynálezu je dále to, že jednoduchou logikou umožňuje použiti paměti i jiných technologií s velkou kapacitou, například technologie, která při kapacitě 8 kbitů na jedno pouzdro má přístupovou dobu 150 ns. Zařízení umožňuje použití dvou pamětí tohoto typu v sério-paralelním zapojení: orvá registruje liché vzorky, tj. ty, jejichž pořadové číslo adre215745 sy paměti je liché, druhá analogicky sudé vzorky. Čítač adresování zůstává jeden, avšak jeho obsah je předán prvé paměti okamžitě a druhé a časovým posunem rovným době T^. Jelikož na přenos ustáleného obsahu paměti výstupním multiplexem a na komparaci postačuje čas značně menší než vyplývá, Že každá z pamětí tím, že se v přísunu vzorku do multiplexu střídají, má pro vyhledání k dispozici dobu takřka 2 T^.Another advantage of the invention is that it allows the use of memory and other large capacity technologies by simple logic, for example a technology that has an access time of 150 ns at 8 kbit per case. The device allows to use two memories of this type in series-parallel connection: the first registers odd samples, ie those whose sequence number adre215745 sy memory is odd, the second analogous even samples. The addressing counter remains one, but its contents are passed to the first memory immediately and the second and a time offset equal to the time T1. Since time to transfer steady-state memory content through the output multiplex and comparison is considerably less than implies that each memory, by alternating in the sample supply to the multiplex, has nearly 2 T T available for retrieval.

Další výhodou zapojení podlá vynálezu je, že umožňuje použití jedné paměti pro zobrazení i sběr dat. To je umožněno tím, že časový režim získávání dat, tj. vzorkovací kmitočet, je odvozen z generátoru synchronizační směsi, takže zapsání nového vzorku do paměti je pak možno provést v intervalu, kdy není zobrazováno tudíž ani z paměti čteno, tj. v intervalu zatemnění okrajů řádky. Tato doba trvá cca 22 ^is a je tedy dostatečná i pro zápis více křivek do paměti dělené na stránky, které se adresují zvlášl. Cyklus čtení není nijak narušován a křivka je zobrazována tak, jak se vyvíjí v reálném čase s pamatováním oosledních 512 vzorků. Zápis lze samozřejmě kdykoliv zastavit ručním povelem, kterým se zruší střídavé zapisovací povely do obou pamětí. V tomto případě recirkuluje již zapsaný obsah rychlostí danou generátorem bodů. Druhým komparačním vstupem je obsah čítače řádků, který čítá řádkovací synchronizační impulsy až do naplnění své kapacity, tj. 255 úrovní. V době zatemnění obrazu, tj. 30 řádek po obrazové synchronizaci a 26 řádek před následující obrazovou synchronizací, je čítač udržován v nulovém stavu. V případě koincidence obou komparačních vstupů generuje koraparátor impuls, který je tvarován monostabilním multivibrátorem a prostřednictvím slučovacího impedančního zesilovače je sloučen se synchronizační směsí a zaveden na vstup videozesilovače v televizoru. Je zřejmé, že zapisované křivka a délka kroku analogo-digitálního převodníku musí být násobkem doby trvání jedné řádky. Tento požadavek lze prakticky vždy splnit, nebot dobu trvání jedné řádky T^ lze v určitých mezích přizpůsobit. Například pro převod SKG do binárního kódu se používá často kroku 2 ms: potřebný interval získám dělením řádkovací frekvence koeficientem 31 a jejím velmi jemným přizpůsobením tak, aby podíl vyšel beze zbytku. Tento úkol má dělič ovládaný generátorem synchronizační směsi. Dělič pak ovládá čítač adres zápisu a střídač zapisovacích povelů pamětí, jehož funkcí je časové rozdělení paměti pro liché a sudé vzorky. Dále dělič ovládá řadič adres pamětí, který vypíná nulování čítače pamětí pro čtení v případě zápisu a místo toho nastavuje paralelní vatupy tohoto čítače podle obsahu čítače pro zápis.Another advantage of the circuitry according to the invention is that it allows the use of a single memory for both display and data collection. This is made possible by the fact that the data acquisition time mode, ie the sampling frequency, is derived from the synchronization mixture generator, so that the writing of a new sample into the memory can then be performed in an interval where it is not displayed or read from the memory. line margins. This time is about 22 µs and is therefore sufficient to write more curves into memory divided into pages that are addressed separately. The reading cycle is not disturbed in any way, and the curve is displayed as it develops in real time, remembering the last 512 samples. Writing can of course be stopped at any time by a manual command, which cancels alternate write commands to both memories. In this case, it recirculates the already written content at the rate given by the point generator. The second comparison input is the content of the row counter, which counts the row synchronization pulses until its capacity is reached, ie 255 levels. At the time of darkening the image, i.e. 30 lines after the video synchronization and 26 lines before the next video synchronization, the counter is kept in a zero state. In the case of coincidence of the two comparator inputs, the corrector generates a pulse, which is shaped by a monostable multivibrator and is combined with the synchronization mixture via a combining impedance amplifier and applied to the video amplifier input on the television. Obviously, the written curve and the step length of the A / D converter must be a multiple of the duration of one line. This requirement can practically always be met, since the duration of one line T ^ can be adjusted within certain limits. For example, a 2 ms step is often used to convert SKG to binary code: I get the necessary interval by dividing the line frequency by 31 and fine-tuning it so that the fraction comes out completely. This task has a divider controlled by the synchronizer mixture generator. The divider then controls the write address counter and the write memory command inverter, which functions to allocate memory for odd and even samples. Furthermore, the divider controls the memory address controller, which disables the resetting of the read memory counter in the case of writing and instead sets the parallel vatups of that counter according to the contents of the write counter.

Předmět vynálezu je v dalším vysvětlen na příkladu jeho provedení, které je popsáno pomocí výkresu, znázorňujícího blokové schéma zařízení pro číslicové zobrazení časových funkcí podle vynálezu.The invention is further explained by way of example with reference to a drawing showing a block diagram of a device for numerically displaying time functions according to the invention.

Číslicový výstup analogo-digitálního převodníku 1 měřené veličiny je připojen k hlavnímu vstupu vstupního multiplexu 2., který je svým prvním výstupem spojen s datovým vstupem první paměti 2 ® svým druhým výstupem s datovým vstupem druhé paměti £, zatímco datový výs-’ tup první paměti 2 je spojen se vstupem dat lichých adres výstupního multiplexu 2® datový výstup druhé paměti 4 je spojen se vstupem dat sudých adres výstupního multiplexu 2» jehož sdružený výstup je připojen na první komparační vstup komparátoru 6. Generátor 12 synchron!4 začni směsi je svým obrazovým výstupem spojen s nulovacim vstupem generátoru 8 obrazového formátu, jehož zahajovací výstup je spojen 3 nulovacim vstupem čítače 7 řádků, přičemž stránkový výstup čítače 7 řádků je spojen s ukončovacím vstupem generátoru 8 obrazového formátu. Paralelní výstup čítače 7 řádků je spojen s druhým komparačním vstupem komparátorů 6, jehož koincidanční výstup je spojen se spouštěcím vstupem monostabilního multivibrátoru 9, který je svým impulsním výstupem spojen s videovstupem slučovacího impedančního zesilovače 10, přičemž nízkoimpedančni výstup slučovacího impedančního zesilovače 10 je spojen videozesilovačem 11, který je spojen s televizorem 21. Generátor 12 synchronizační směsi je svým úplným synchronizačním výstupem spojen se synchronizačním vstupem slučovacího impedančního zesilovače 10 a svým řádkovacím výstupem jednak se spouštěcím vstupem děliče 13 impulsů, jednak se synchronizačním vstupem řadiče 14 adres pamětí, jednak s klíčovacím vstupem generátoru 15 bodů, jednak se sériovým vstupem čítače J řádků, a konečně s čítaeím vstupem generátoru 8 obrazového formátu. Dělič 13 impulsů je svým vzorkovacím výstupem spojen se strobovacím vstupem střídače 19. zapisovacího povelu pamětí a dále se sériovým vstupem čítače 16 adres pamětí pro zápis, s řídicím vstupem analogo-digitálního převodníku 1, s nastavovacím vstupem čítače 17 adres pamětí pro čtení a a hradlovým vstupem řadiče 14 adres pamětí, jehož impulsní výstup je spojen s nulovacím vstupem čítače 17 adres pamětí pro čtení. Generátor 15 bodů je svým vysokofrekvenčním impulsním výstupem připojen jednak na sériový vstup čítače 17 adres pamětí pro čtení, jednak na zapisovací vstup registru 18 fázového posunu, jednak na ovládací vstup vstupního multiplexu 2 ^a jednak na obkládací vstup výstupního multiplexu 2· Čítač 16 adres pamětí pro zápis je svým adresovým paralelním výstupem spojen na paralelní vstup čítače 17 adres pamětí pro čtení, který je svým jediným paralelním adresovým výstupem spojen jak na adresový vstup registru 18 fázového posuvu, tak na adresový vstup prvé paměti 3.· Povelové tlačítko 20 je svým jediným výstupem spojeno s příkazovým vstupem střídače 19 zapisovacího povelu, jehož první zapisovací výstup je spojen s povelovým vstupem prvé paměti 2 ^a druhý zapisovací výstup s povelovým vstupem druhé paměti 4.The digital output of the analogue / digital converter 1 of the measured variable is connected to the main input of the input multiplex 2, which by its first output is connected to the data input of the first memory 2 by its second output to the data input of the second memory. 2 is connected to the output address of the odd-numbered output multiplex 2, the data output of the second memory 4 is connected to the data input of the even address of the output multiplex 2, whose associated output is connected to the first comparator input of comparator 6. the output output is connected to the reset input of the image format generator 8, the start output of which is connected to the 3 input of the row counter 7, and the page output of the row counter 7 is connected to the output input of the image format generator 8. The parallel output of the row counter 7 is connected to the second comparator input of the comparators 6, the coincidence output of which is connected to the trigger input of the monostable multivibrator 9, which is pulse output coupled to the video input of the merging impedance amplifier 10, the low impedance output of the merging impedance The sync mixture generator 12 is connected to the sync input of the merge impedance amplifier 10 with its full sync output, and its scan output to the trigger input of the pulse divider 13 and to the sync input of the memory address controller 14 and the keying input. 15 point generator, first with the serial input of the J-line counter, and finally with the counter input of the image format generator 8. The pulse divider 13 is coupled to the strobe input of the write command memory of the inverter 19, the serial input of the write address counter 16, the control input of the analog-to-digital converter 1, the read input address 17 and the gate input. a memory address controller 14 whose pulse output is coupled to the reset input of the read memory address counter 17. The point generator 15 is connected to the serial input of the read memory address counter 17 with its high-frequency pulse output, to the write input of the phase shift register 18, to the control input of the input multiplex 2 ^and to the input multiplex 2 input. the write is connected by its address parallel output to the parallel input of the read memory address counter 17, which is connected to both the address input of the phase shift register 18 and the address input of the first memory 3 by its single parallel address output. connected to the command input of the write command inverter 19, the first write output of which is connected to the command input of the first memory 2 ^{and the} second write output to the command input of the second memory 4.

Zařízení zapojené podle vynálezu funguje tak, že analogo-digitální převodník 2 který transformuje měřenou veličinu, např. elektrokardiografický nebo fonokardiografický signál na sekvenci binárně kódovaných vzorků, je svým číslicovým výstupem spojen s hlavním vstupem vstupního multiplexu 2, jehož funkce spočívá v tom, že rozděluje střídavě měřené binární vzorky tak, aby jeho první vstup spojený s datovým vstupem prvé paměti 2 přenášel k registraci liché vzorky a jeho druhý výstup, připojený k datovému vstupu druhé paměti 4, přenášel k registraci do této paměti sudé vzorky. Tato činnost je nutná k tomu, aby byla prodloužena doba, kterou pro vyhledání adres mají paměti k dispozici. Prvá parně ΐ 2 je dále svým datovým výstupem spojena se vstupem dat lichých adres výstupního multiplexu 2 ^a analogicky druhá paraěí 4 je svým datovým výstupem spojena se vstupem dat sudých adres výstupního multiplexu 2» jehož úkolem je opět ve správné časové návaznosti sdružit liché a sudé vzorky. Pro vlastní zobrazení je nezbytné nalézt koincidenci mezi vzorky registrovanými v obou pamětech 3,4 a pořadovým číslem řádky. Z tohoto důvodu je sdružený výstup výstupního multiplexu 2 spojen s prvním komparačním vstupem komparátorů 6, a jeho druhý komparační vstup s paralelním výstupem čítače 7 řádků. Pří koincidenci obou vstupů je na koincidenčním výstupu komparátoru 6, který je spojen se spouštěcím vstupem monostabilního multivibrátoru 9, vytvořen impuls, který je v tomto obvodu tvarován tak, aby měl přesně definovanou délku. Na této délce závisí světelné průměry bodů, z nichž se zobrazované křivky skládají. Impulsní výstup monostabilního multivibrátoru 9 je spojen s videovstupem slučovacího impedančního zesilovače 10, v němž se slučují zapsané videoimpulsy se synchronizační směsí, která je generována generátorem 12 synchronizační směsi a odebírána z jeho úplného synchronizačního výstupu, spojeného se synchronizačním vstupem slučovacího impedančního zesilovače 10, jehož nízkoimpedanční výstup je spojen přes videozesilov.ač 11 s televizorem 21. Krystalový generátor 12 synchronizační směsi generuje mimo obrazových synchronizačních impulsů o frekvenci 50 Hz ještě řádkové synchronizační impulsy o frekvenci 15 625 Hz se střídou cca 1 : 2, z nichž kladná polarita o trvání 42 us je použita pro zobrazení obsahu řádky a záporná polarita o trvání cca 22 us je pro zatemnění okrajů řádky. Okraje řádek nejsou pro zobrazení využity, neboť zde by nebylo v důsledku většího zkreslení optiky obrazovky zobrazení kvalitní. Obrazový výstup generátoru 12 synchronizační 3měsi je spojen s núlovacím vstupem generátoru 8 obrazového formátu, který je svým zahajovacím výstupem spojen 3 núlovacím vstupem čítače 2, řádků, jehož stránkový výstup, spojený s ukončovacím vstupem generátoru 8 obrazového formátu, generuje po odpočítání 256 řádek puls, který aktivní část obrazu ukončí. Řádkovací výstup generátoru 12 synchronizační směsi je spojen jednak se spouštěcím vstupem děliče impulsů 13, jednak se synchronizačním vstupem řadiče 14 adres pamětí, jednak s klíčovacím vstupem generátoru 15 bodů, jednak se sériovým vstupem čítače 7 řádků a konečně se sčítacím vstupem generátoru 8 obrazového formátu. Činnost všech těchto obvodů je podřízena řádkové synchronizaci. Dělič 13 impulsů děli řádkový kmitočet koeficientem, který je dán poměrem intervalu zadaného vzorkovacího kroku k perioděThe device connected according to the invention works in such a way that the analog-to-digital converter 2, which transforms the measured quantity, eg electrocardiographic or phonocardiographic signal into a sequence of binary coded samples, is connected with its digital output to the main input of the input multiplex 2. alternately measured binary samples such that its first input associated with the data input of the first memory 2 transmits odd samples for registration, and its second output, connected to the data input of the second memory 4, transfers even samples to that memory. This is necessary to increase the time available for address retrieval. The first steam ΐ 2 is further connected by its data output to the input address of the odd addresses of the output multiplex 2 ^and analogously the second paragraph 4 is connected by its data output to the data input of the even addresses of the output multiplex 2 ». . For the actual display it is necessary to find coincidence between the samples registered in both memories 3,4 and the serial number of the line. For this reason, the associated output of the output multiplex 2 is coupled to the first comparator input of the comparators 6, and its second comparator input to the parallel output of the row counter 7. At the coincidence of both inputs, a pulse is formed at the coincidence output of the comparator 6, which is connected to the trigger input of the monostable multivibrator 9, which is shaped in this circuit to have a precisely defined length. The light averages of the points on which the displayed curves consist depend on this length. The pulse output of the monostable multivibrator 9 is coupled to the video input of the merging impedance amplifier 10, which combines the written video pulses with the sync mixture generated by the sync mixture generator 12 and removed from its complete sync output coupled to the sync input of the merge impedance amplifier 10. the output is connected via a video amplifier 11 to a television 21. The synchronization crystal generator 12 generates, in addition to the image synchronization pulses at a frequency of 50 Hz, line synchronization pulses at a frequency of 15,625 Hz with an alternation of approximately 1: 2. is used to display the contents of the line and the negative polarity of about 22 us is to obscure the edges of the line. The line margins are not used for display, as the display optics would not be of good quality due to the larger distortion of the screen optics. The video output of the synchronization 3 generator 12 is connected to the zero input of the image format generator 8, which is connected to the start input of the line counter 3 by its start output. which ends the active part of the image. The rows output of the sync generator 12 is connected to the trigger input of the pulse divider 13, to the sync input of the memory address controller 14, to the keying input of the 15 point generator, and to the serial input of the row counter 7 and finally to the sum input of the image format generator. The operation of all these circuits is subject to line synchronization. The pulse divider 13 divides the line frequency by a coefficient which is given by the ratio of the interval of the specified sampling step to the period

-3 3 řádkové frekvence: například pro vzorkování s krokem 2 ms je tento koeficient K = 2.10 . ICr •-3 3 line frequencies: for example, for sampling with a 2 ms step, this coefficient K = 2.10. ICr •

= 31. Vzorkovací výstup děliče 13 impulsů, který je spojen se strobovacím vstupem střídače 19 zápisového povelu, se sériovým vstupem čítače 16 adres pamětí pro zápis, s řídicím vstupem snalogo-digitálního převodníku 1, s nastavovacím vstupem čítače 17 adres pamětí pro čtení a s hradlovým vstupem řadiče adres pamětí 14, synchronizuje vzorkovacím kmitočtem, odvozeným od řádkového kmitočtu činnost těchto obvodů během zápisu nového vzorku, a to tak, aby k zápisu došlo vždy v době zatemnění paprsku, tj. mimo zvolený zobrazovací formát. Řadič 14. adres pamětí je svým impulsovým výstupem spojen s núlovacím vstupem čítače 17 adres pamětí pro čtení, a tím, že nulovací funkci při zápisu blokuje, a tak automaticky dovoluje nastavení výstupu čítače 17 adres pamětí pro čtení podle obsahu jeho paralelního vstupu, mění adresy pamětí ze čtecích na zapisovací. Generátor 15 bodů o kmitočtu cca 12 MHz je svým vysokofrekvenčním impulsním výstupem spojen se sériovým vstupem čítače 17 adres pamětí pro čtení, se zapisovacím vstupem registru 18 fázového posunu;, s ovládacím vstupem vstupního multiplexu 2. a s ovládacím vstupem výstupního multiplexu 5.· čtení obsahu pamětí musí činnost všech uvedených obvodů být synchronizována frekvencí rozkladu na jednotlivé zobrazovací body f^, kter ých je na jedné řádce 512, tj. f^ = 12 MHz. Čítač 16 adres pamětí pro zápis je svým adresovým paralelním výstupem spojen s paralelním vstupem čítače 17 adres pamětí pro čtení, který je svým paralelním adresovým výstupem připojen jak k adresovanému vstupu prvé paměti 3., tak k adresovému vstupu registru 18 fázového posunu. Fázový posun o jednu půlperiodu frekvence generátoru 15 bodů, k němuž dochází v registru 18 fázového posunu, se projeví na jeho fázově zpožděném výstupu, který je 3pojen s adresovým vstupem druhé paměti 4. Povelové tlačítko· 20 pro ruční příkaz funkce zápis nebo čtení je svým jediným výstupem spojeno s příkazovým vstupem střidače 19 zápisového povelu pamětí, který je svým prvním zapisovacím výstupem spojen s povelovým vstupem prvé paměti 3 a svým druhým zapisovacím výstupem s povelovým vstupem druhé paměti 4.= 31. Pulse divider 13 output which is connected to the strobe input of the write command inverter 19, the serial input of the write memory address counter 16, the snalogo-digital converter 1 control input, the read memory address setting input 17 and the gate gate. by inputting the address controller of memory 14, it synchronizes the sampling frequency derived from the line frequency with the operation of these circuits during the writing of a new sample, so that the writing always takes place when the beam is darkened, ie outside the selected display format. The memory address controller 14 is coupled with its pulse output to the zero input of the read memory address counter 17, and by blocking the write reset function, thus automatically allowing the output of the read memory address counter 17 to be set according to the contents of its parallel input, read-write memories. The 12-point generator of about 12 MHz is coupled with its high-frequency pulse output to the serial input of the read memory address counter 17, the phase shift register input 18 ;, the input multiplex control input 2, and the output multiplex control input 5. · content reading In the memory, the operation of all the mentioned circuits must be synchronized by the frequency of decomposition into individual display points f ^, which are on one line 512, ie f ^ = 12 MHz. The address memory write counter 16 is connected by its address parallel output to the parallel input of the read memory address counter 17, which is connected to both the addressed input of the first memory 3 and the address input of the phase shift register 18 by its parallel address output. The phase shift of one half-period of the 15 point generator frequency, which occurs in the phase shift register 18, is reflected in its phase-delayed output, which is 3-connected to the address input of the second memory 4. the only output is connected to the command input of the inverter 19 of the write memory command, which by its first write output is connected to the command input of the first memory 3 and its second write output to the command input of the second memory 4.

Výsledkem činnosti zařízení zapojeného podle vynálezu je číslicové televizní zobrazení jedné nebo několika časových funkcí měřených veličin na televizní obrazovce v rastru 512 x 256 bodů. Tyto funkce se bu3 nacházejí v číslicové binární formě ve vnitřní paměti zařízení, nebo je možno je pomocí zařízení v reálném čase trvale registrovat s tím, že zůstává zapamatován úsek posledních 512 bodů. Zobrazovací jednotkou je standardní televizní přijímač, pracující v jakékoliv televizní normě.The operation of the device connected according to the invention results in a digital television display of one or more time functions of the measured quantities on a television screen in a 512 x 256 pixel grid. These functions are either in digital binary form in the device's internal memory, or they can be permanently registered in real-time with the device retaining a memory of the last 512 points. The display unit is a standard television receiver, operating in any television standard.

Zařízení podle vynálezu je možno s výhodou využít zejména v lékařství jako terminálu laboratorních počítačů při získávání dat biologického charakteru.The device according to the invention can be advantageously used especially in medicine as a terminal of laboratory computers in obtaining biological data.

Claims

A digital time function display device comprising an analog-to-digital converter, memory blocks and a screen, characterized in that the digital output of the analog-to-digital converter (1) of the measurand is connected to the main input of the input multiplexer (2). input of the first memory (3) and whose second output is. connected to the data input of the second memory (4), the data output of the first memory (3) is coupled to the input data of odd addresses of the output multiplex (5) and the data output of the second memory (4) is coupled to the input data of even addresses of the output multiplex (5) whose associated output is coupled to the first comparator input of the comparator (6), the video output of the sync generator (12) is coupled to the reset input of the image format generator (8) whose start output is coupled to the reset input of the row counter (7) its page output is connected to the terminating input of the image format generator (8), the parallel output of the row counter (7) being connected to the second comparator input of the comparator (6), whose coincidence output is connected to the monostable multivibrator (9) pulse output connected to the video input of the combining impedance amplifier (10), on which The output input is connected by its complete synchronization output to the synchronization mixture generator (12), and to the low impedance output of which the television (21) is connected via the video amplifier (11), the synchronization mixture generator (12) row output is connected to the trigger input of the pulse splitter. With the synchronization input of the radio address memory (14), the keying input of the point generator (15), the serial input of the line counter (7) and the counting input of the image format generator (8), the pulse divider (13) is connected to the strobe input a memory write writer (19), with a serial address input (16) of write memory counter (16), an analog-to-digital converter control input (1), a read memory address (17) setting input, and a controller input (14) address of memories, to whose pulse output is connected the reset input of counter (17) adre with a read memory, to the serial input of the read memory address counter (17) is connected by its high frequency pulse output a point generator (15), which is also connected to the write input, phase shift register (18), with the input input of the multiplex (2) and with output multiplex control input (5), a parallel address input of the read memory address counter (17) is connected to the address parallel output of the write address counter (16), the parallel address output of which is connected to the address address input of the register (18) phase shift and with the address input of the first memory (3), the phase delayed output of the phase shift register (18) is coupled to the address input of the second memory (4), while the single output of the command button (20) is coupled to the command input of the write- a memory command that is connected to the command memory of the first memory by its first write output ti (3) and its second write output, with the second memory command input (4) »