CS215718B1

CS215718B1 - Wiring for simultaneous reading of tagged or punched data from the information carrier

Info

Publication number: CS215718B1
Application number: CS229880A
Authority: CS
Inventors: Galina Dvorakova; Vaclav Chalupsky; Radim Suchy; Jaroslav Svejstil; Jiri Vesely; Jan Zelezny
Original assignee: Galina Dvorakova; Vaclav Chalupsky; Radim Suchy; Jaroslav Svejstil; Jiri Vesely; Jan Zelezny
Priority date: 1980-04-02
Filing date: 1980-04-02
Publication date: 1982-09-15

Abstract

Vynález se týká zapojení vstupních obvodů snímače značeného nebo děrovaného nosiče informace (např. děrného Štítku), kdy jsou významové pozice datových kombinací určeny zvláštními polohovými značkami, umístěnými na témže nosiči. Datové značky se indikují pouze podle své přední hrany, od níž odvozený signál se zachycuje po dobu vzorkovacího pulzu do paměťového obvodu a odtud se přepisuje na konci vzorkovacího pulzu do následných .paměťových obvodů pro další zpracování. Vzorkovací pulz je vytvářen od polohových značek a limitován jednak mezerou mezi následujícími značkami, jednak maximální nastavenou délkou posuvu nosiče informace.The invention relates to the connection of input circuits of a sensor of a marked or perforated information carrier (e.g. a perforated label), where the meaningful positions of data combinations are determined by special position marks placed on the same carrier. The data marks are indicated only by their leading edge, from which the derived signal is captured for the duration of the sampling pulse into the memory circuit and from there is rewritten at the end of the sampling pulse into subsequent memory circuits for further processing. The sampling pulse is created from the position marks and limited both by the gap between the following marks and by the maximum set length of the information carrier shift.

Description

Vynález se týká zapojení pro současná čtení značených nebo děrovaných dat z nosiče informace, např. děrného Štítku, na kterém jsou významové pozice značených nebo děrovaných dat určeny polohovými značkami, umístěnými na témže nosiči mimo pozice datových stop.The invention relates to a circuit for simultaneously reading tagged or punched data from an information carrier, e.g. a punch card, on which the positions of the tagged or punched data are determined by position markers located on the same carrier outside the data track positions.

Doposud známá mapojení pro čtení kombinace značených a děrovaných dat jsou synchronizována bučí od generátorů polohy, vázaných na pohybnnosiče nebo od polohových značek, umístěných na témže nosiči. Přitom jsou kladeny značné nároky na přesnost barevného soutisku předtištěného polohového rastru a případných polohových značek. Rovněž při používání hustoty značeného záznamu, odpovídající hustotě záznamu děrovaného, je kladen značný nárok na přesnost umístěný datových značek. Důvodem je to, že snímání celé plochy značky, případně díry, zužuje toleranční pole, a v důsledku toho musí být zúžen vzorkovací puls pouze na část jmenovité datové rozteče.The prior art mappings for reading a combination of tagged and punched data are synchronized either from the position generators coupled to the movable carriers or from the location markers located on the same carrier. At the same time, considerable demands are placed on the accuracy of the color registration of the pre-printed positional grid and any positional marks. Also, when using a marked recording density corresponding to the punched recording density, a considerable claim is placed on the accuracy of the placed data marks. This is because sensing the entire area of the mark or hole narrows the tolerance field, and as a result the sample pulse must be narrowed to only part of the nominal data spacing.

Uvedené nevýhody zmeněuje nebo odstraňuje zapojení podle vynálezu, jehož podstatou je, že výstup každého z dvanácti snímacích prvků je zapojen na svůj derivační člen a výstup každého derivačního členu je spojen přes dvanáct součinových hradel s nastavovacím vstupem souvisejícího paměťového obvodu z dvanácti paměťových obvodů. Nulovací vstupy všech dvanácti paměťových obvodů jsou vzájemně propojeny a jsou připojeny na výstup třináctého derivačního členu, jehož vstup je spojen se vstupem dalšího derivačního členu, s druhými vstupy dvanářcti součinových hradel, s jedním vstupem třináctého součinového hradla a s výstupem klopného obvodu typu D, na jehož hodinový vstup je připojen výstup dalšího snímacího prvku. Tento vstup je současně spojen s prvním vstupem součtového hradla, jehož výstup je spojen s nulovacím vstupem klopného obvodu typu D.These disadvantages are altered or eliminated by the circuitry of the present invention, wherein the output of each of the twelve sensing elements is coupled to its differentiating member and the output of each differentiating member is coupled via the twelve product gates to the setting input of the associated memory circuit of the twelve memory circuits. The reset inputs of all twelve memory circuits are interconnected and connected to the output of the thirteenth derivative member, the input of which is coupled to the input of another derivative member, the second inputs of the twelve product gateways, one input of the thirteenth product gate. clock input is connected output of another sensor element. This input is simultaneously connected to the first summation gate input, the output of which is connected to the reset input of the D-type flip-flop.

Zapojením, které snímá z datové informace pouze jednu hranu, se rozšíří toleranční pole umístění jednotlivé značky o celou její šíři oproti ostatním používaným způsobům Čtení. Tato ěíře nebývá zanedbatelná vůči celkové meziznakové rozteči. Zvětšením tolerančního pole dosáhne se toho, že vzorkovací puls může obsáhnout prakticky celou šíři meziznakové rozteče.The connection, which reads only one edge from the data information, expands the tolerance field of the individual marker positioning by its whole width compared to other used reading methods. This width is not negligible in relation to the overall inter-pitch. By increasing the tolerance field, it is achieved that the sample pulse can cover virtually the entire width of the inter-pitch.

Na obr. 1 připojených výkresů jsou znázorněny různé typy děrovaných a značených dat, umístěných v závislosti na poloze polohových značek. V uvedeném příkladu je použito pro čtení dat derivace přední hrany signálu ze snímacích elementů. Při vhodném umístění jednotlivých tvarů značek může být dosaženo polohové shodnosti derivačních signálů,jak je naznačeno na nejspodnějším řádku časového diagramu. Vzorkovací puls může pak být spuštěn od vzorkovací hrany polohové značky a zrušen od přední hrany následující značky nebo, pokud další značka nenásleduje, po odměření intervalu T, delšího než odpovídá vzdálenosti mezi áadňí hranou předcházející a přední hranou nejbližší následující polohové značky.FIG. 1 of the accompanying drawings shows various types of punched and tagged data positioned depending on the position of the position markers. In the example, a derivative of the leading edge of the signal from the sensing elements is used to read the data. With appropriate placement of the individual marker shapes, the positional identity of the derivative signals can be achieved, as indicated on the bottom line of the timing diagram. The sampling pulse may then be triggered from the sampling edge of the position mark and canceled from the leading edge of the next mark or, if the next mark does not follow, after measuring the interval T longer than the distance between each edge of the preceding and the leading edge of the next following mark.

Na obr, 2 připojených výkresů je znázorněno schéma zapojení podle vynálezu.FIG. 2 shows a circuit diagram according to the invention.

Výstup každého z dvanácti snímacíh prvků Sl až S12 je spojen se vstupem příslušného derivačního členu Dl až D12. přičemž výstup každého z derivačního členu Dl až D12 je spojen s prvním vstupem odpovídajícího součinového hradla AI až A12a dále výstup každého ze Součinových hradel AI až A12 je připojen na nastavovací vstup souvisejícího paměťového obvodu Ll až L12 typu RS, přičemž nulovací vstupy paměťových obvod® Ll až L12 jsou společně propojeny a připojeny na výstup třináctého derivačního členu D13. jehož vstup je spojen se vstupem dalšího derivačního členu D14, se všemi druhými vstupy součinových hradel Al až A12. s prvním vstupem třináctého součinového hradla A13 a s výstupem klopného obvodu F13 typu D, na jehož hodinový vstup je připojen výstup dalšího snímacího prvku 313. spojený současně s prvním vstupem součtového hradla 01. jehož výstup je spojen s nulovacím vstupem klopného obvodu F13 typu D.The output of each of the twelve sensing elements S1 to S12 is coupled to the input of the respective differentiation member D1 to D12. wherein the output of each of the derivative members D1 to D12 is coupled to the first input of the corresponding product gate A1 to A12, and further the output of each of the product gates A1 to A12 is connected to the setting input of the associated memory circuit L1 to L12 of RS type, to L12 are coupled together and coupled to the output of the thirteenth derivative member D13. whose input is coupled to the input of another derivative member D14, with all second inputs of the product gates A1 to A12. with the first input of the thirteenth product gate A13 and the output of flip-flop type F13, to the clock input of which the output of another sensing element 313 is connected simultaneously with the first input of the summing gate 01 whose output is connected to the reset input of flip-flop

Výstupy paměťových obvodů Ll až L12 jsou spojeny s datovými vstupy klopných obvodůThe outputs of the memory circuits L1 to L12 are connected to the data inputs of the flip-flops

Fl až F12 typu D, přičemž hodinové vstupy těchto klopných obvodů Fl až F12 jsou vzájem4 ně propojeny a připojeny na výstup derivačního členu D14.F1 to F12 of type D, wherein the clock inputs of these flip-flop circuits F1 to F12 are interconnected and connected to the output of the derivative member D14.

Na datový vstup klopného obvodu F13 typu D je připojen řídicí výstup nadřízené ovládací části a její základní vzorkovací výstup je připojen na druhý vstup součinového hradla A13, jehož výstup je spojen se vstupem binárního čítače s dekodérem C, jehož některý z hodnotových výstupů je připojen ke druhému vstupu součtového hradla 01, přičemž nulovaví vstup čítače s dekodérem C je spojen s výstupem snímacího prvku S13.The control output of the master control part is connected to the data input of flip-flop F13 and its basic sampling output is connected to the second input of the product gate A13, whose output is connected to the input of the binary counter with decoder C, some of the value outputs is connected to the other of the summing gate 01, wherein the zero input of the counter with the decoder C is connected to the output of the sensing element S13.

Dvanáct snímacích prvků SI až S12 snímá dvanáct významových stop záznamového nosiče.The twelve sensing elements S1 to S12 scan the twelve meaning tracks of the recording medium.

Elektrické signály odpovídající značkám nebo otvorům v záznamovém nosiči se derivují pomocí derivačních členů Dl až D12 a derivované signály se přivádějí na vstupy součinových hradel Al až A12. Třináctý snímací prvek S13 snímá polohové značky. Od zadní hrany polohové značky se vybuzuje klopný obvod F13. jehož výstupní signál ovládá všechny druhé vstupy hradel Al až A12. Po celou dobu trvání tohoto signálu se zaznamenávají derivované signály snímacích prvků SI až S12 do paměťových obvodů Ll až L12. Od přední hrany další polohové značky se potom klopný obvod F13 typu D vynuluje a stavy paměťových obvodů se zaznamenají do klopných obvodů Fl až F12.The electrical signals corresponding to the markings or openings in the recording medium are differentiated by differentiating members D1 to D12 and the derived signals are applied to the inputs of the product gates A1 to A12. The thirteenth sensor element S13 senses the position markers. The flip-flop F13 is excited from the rear edge of the position marker. whose output signal controls all other gate inputs A1 through A12. For the duration of this signal, the derived signals of the sensing elements S1 to S12 are recorded in the memory circuits L1 to L12. The D-type flip-flop F13 is then reset from the leading edge of the next position marker and the states of the memory circuits are recorded in flip-flops F1-F12.

Po dobu vybuzení klopného obvodu F13 typu D čítá čítač C vzorkovací pulzy, procházející třináctým součinovým hradlem A13. Klopný obvod F13 může být tedy vynulován rovněž skončením doby vymezené nastavením Čítače C, pokud do té doby nebyla sejmuta přední hrana další polohové značky.While the D-type flip-flop is energized, counter C counts the sample pulses passing through the thirteenth product gate A13. Thus, the flip-flop F13 can also be reset at the end of the time set by the counter C, unless the leading edge of the next position marker has been removed.

Claims

SUBJECT OF THE INVENTION

Wiring for simultaneous reading of tagged or punched data from an information carrier, e.g. a punch card, provided with an additional track for recording synchronization marks in addition to conventional recording tracks, characterized in that the output of each of the twelve sensing elements (S1 to S12) is connected to the input of the respective derivative member (D1 to D12), the output of each of the derivative members (D1 to D12) being connected to the first input of the corresponding product gate (A1 to A12), and the output of each of the product gates (A1 to A12) connected to a set-up input of the associated RS-type memory circuit (L1 to L12), wherein the reset inputs of the memory circuits (L1 to L12) are interconnected and connected to the output of the thirteenth differentiator (D13) whose input is coupled to the input of another derivative (D14) , with all second inputs of product gates (A1 to A12), with first vs by the thrust of the thirteenth product gate (A13) and the D-type flip-flop output (F13), to the clock input of which the output of another sensor (S13) is connected simultaneously with the first input of the summing gate (01). Type D flip-flop (F13)

215 718

Wiring according to claim 1, characterized in that the outputs of the memory circuits (L1 to L12) are connected to the data inputs of the D-type flip-flops (F1 to F12), the clock inputs of these flip-flops (F1 to F12) being connected and connected to the output of the derivative term (D14).

3. Connection according to claim 1, characterized in that the control input of the master control part is connected to the data input of the flip-flop (F13) and its basic sampling output is connected to the second input of the product gate (Al3). with a decoder (C), some of the value outputs of which is connected to a second summation gate input (01), the counter input of the decoder counter being connected to the output of the sensing element (S13).