CS215343B1

CS215343B1 - Wiring for clock circuit excitation

Info

Publication number: CS215343B1
Application number: CS814080A
Authority: CS
Inventors: Ludomir Vojta
Original assignee: Ludomir Vojta
Priority date: 1980-11-25
Filing date: 1980-11-25
Publication date: 1982-08-27

Abstract

Viyínález se týká zapojení pro buzení taktovacího obvodu v opakovačích systémů s pulsně kódovou modulací — PCM. Vynález odstraňuje kolísání amplitudy tlumených kmitů na výstupu taktovacího obvodu. Umožňuje přenášení velmi úzkých budicích impulsů, odvozených z hustého přicházejícího kódu, na vstup taktovacího obvodu. Impulsy přicházející z vedení jsou korigovány a zesíleny v korekčním zesilovači. Předpětí na obou vstupech hradla se skládá z pevné složky a automaticky proměnné složky. V případě, že na výstupu korekčního zesilovače nejsou impulsy, jsou oba vstupy hradla působením pevné složky předpětí na úrovni log. 1. Přicházející biopolární impulsy jsou superponovány na pevné složce předpětí. Kladný impuls na výstupu korekčního zesilovače způsobí změnu úrovně na prvním vstupu hradla na log. 0, záporný impuls způsobí, změnu úrovně na log 0 na druhém vstupu hradla. Každá změna způsobí změnu úrovně na výstupu hradla, kde vznikne sled impulsů jedné polarity. Šíře impulsů je úměrná hustotě přicházejícího kódu. Taktovací obvod buzený těmito impulsy kmitá tlumenými kmity s konstantní amplitudou.The invention relates to a circuit for exciting a clock circuit in repeater systems with pulse code modulation — PCM. The invention eliminates fluctuations in the amplitude of damped oscillations at the output of the clock circuit. It allows the transmission of very narrow excitation pulses, derived from a dense incoming code, to the input of the clock circuit. The pulses coming from the line are corrected and amplified in a correction amplifier. The bias voltage at both gate inputs consists of a fixed component and an automatically variable component. In the event that there are no pulses at the output of the correction amplifier, both gate inputs are biased at the level of log. 1 by the action of the fixed component of the bias voltage. The incoming biopolar pulses are superimposed on the fixed component of the bias voltage. A positive pulse at the output of the correction amplifier causes a change in the level at the first gate input to log. 0, a negative pulse causes a change in the level to log 0 at the second gate input. Each change causes a change in the level at the gate output, where a sequence of pulses of one polarity is generated. The width of the pulses is proportional to the density of the incoming code. The clock circuit excited by these pulses oscillates in damped oscillations with constant amplitude.

Description

Viyínález se týká zapojení pro buzení taktovacího obvodu v opakovačích systémů s pulsně kódovou modulací — PCM.The invention relates to a circuit for driving a clock circuit in pulse code modulation (PCM) repeater systems.

Vynález odstraňuje kolísání amplitudy tlumených kmitů na výstupu taktovacího obvodu. Umožňuje přenášení velmi úzkých budicích impulsů, odvozených z hustého přicházejícího kódu, na vstup taktovacího obvodu.The invention eliminates variations in the amplitude of the damped oscillations at the output of the clock circuit. It allows the transmission of very narrow excitation pulses, derived from the dense incoming code, to the clock circuit input.

Impulsy přicházející z vedení jsou korigovány a zesíleny v korekčním zesilovači. Předpětí na obou vstupech hradla se skládá z pevné složky a automaticky proměnné složky. V případě, že na výstupu korekčního zesilovače nejsou impulsy, jsou oba vstupy hradla působením pevné složky předpětí na úrovni log. 1. Přicházející biopolární impulsy jsou superponovány na pevné složce předpětí. Kladný impuls na výstupu korekčního zesilovače způsobí změnu úrovně na prvním vstupu hradla na log. 0, záporný impuls způsobí, změnu úrovně na log 0 na druhém vstupu hradla. Každá změna způsobí změnu úrovně na výstupu hradla, kde vznikne sled impulsů jedné polarity. Šíře impulsů je úměrná hustotě přicházejícího kódu. Taktovací obvod buzený těmito impulsy kmitá tlumenými kmity s konstantní amplitudou.The impulses coming from the line are corrected and amplified in the correction amplifier. The bias on both gate inputs consists of a fixed component and an automatically variable component. In case there are no pulses at the output of the correction amplifier, both gate inputs are caused by a fixed bias component at the log level. 1. Incoming biopolar pulses are superimposed on a fixed bias component. A positive pulse at the correction amplifier output causes the level at the first gate input to change to log. 0, a negative pulse causes the level to change to log 0 on the second gate input. Each change causes a change in the output level of the gate where a pulse sequence of one polarity is generated. The pulse width is proportional to the density of the incoming code. The clock circuit excited by these pulses oscillates with damped oscillations of constant amplitude.

Vynález se týká zapojeni pro buzení taktovacího obvodu v opakovačích systémů s pulsně kódovou modulací, dále PCM.BACKGROUND OF THE INVENTION The present invention relates to a circuit for driving a clock circuit in repeater systems with pulse code modulation, or PCM.

Úkolem opakovače v systémech s PCM je časové a tvarové obnovení Impulsů přicházejících ž vedení. Impulsy jsou tvarově korigovány a ze. síleny v korekčním zesilovači. Taktovací obvod slouží k obnovení časově polohy regenerovaných impulsů.The task of the repeater in PCM systems is to restore the impulses coming from the line in time and shape. Impulses are corrected for shape and shape. amplified in the correction amplifier. The clock circuit is used to restore the time position of the regenerated pulses.

Je známo zapojení pro buzení táktovacího obvodu dvoucestně usměrněnými impulsy přímo z výstupu korekčního zesilovače. Amplituda vybuzených tlumených kmitů na výstupu taktovacího obvodu však silně závisí na skladbě — hustotě — kódu. Nevýhodou tohoto zapojení je, že k potlačení uvedené závislostí je nutné použít složitý vícestupňový omezující zesilovač, na jehož výstupu je pravoúhlý průběh s poměrem impuls-mezera rovným jedné při jakékoli skladbě kódu a v celém dovoleném rozsahu kolísání vstupní úrovně opakovače.It is known to connect the bias circuit with two-way rectified pulses directly from the output of the correction amplifier. However, the amplitude of the excited damped oscillations at the output of the clock circuit strongly depends on the composition - density - of the code. The disadvantage of this circuit is that a complex multistage limiting amplifier must be used to overcome this dependency, outputting a rectangular waveform with a pulse-to-space ratio equal to one at any code pattern and over the permissible range of repeater input level variations.

U jiného známého zapojení jsou impulsy z výstupu korekčního zesilovače současně dvoucestně usměrněny a zesíleny dvěmia spínacími tranzistory. Šířka impulsů budicích taktovací obvod je proměnná, pomocí automaticky proměnného předpětí, v závislosti na hustotě kódu. Tím je sníženo kolísání amplitudy tlumených kmitů na výstupu taktovacího obvodu. Nevýhodou tohoto zapojení je požadavek vysoké spínací rychlosti obou tranzistorů, které musí přenést při hustém přicházejícím kódu velmi úzké impulsy. Při řídkém přicházejícím kódu je taktovací obvod buzen širokými Impulsy, aby úroveň tlumených kmitů na výstupu taktovacího obvodu byla přibližně stálá. U systému s PCM 2. řádu je nejmenší šířka budicích impulsů asi Θ ns. K jejich přenosu je třeba užít tranzistory s mezní frekvencí 1,5 GHz.In another known circuit, the pulses from the output of the correction amplifier are simultaneously two-way rectified and amplified by two switching transistors. The pulse width of the drive circuit is variable, using an automatically variable bias, depending on the code density. This reduces the amplitude variation of the damped oscillations at the output of the clock circuit. The disadvantage of this connection is the requirement of the high switching speed of both transistors, which must transmit very narrow pulses in the case of a dense incoming code. With a sparse incoming code, the clock circuit is excited by wide pulses so that the damped oscillation level at the clock circuit output is approximately constant. For a 2nd order PCM system, the smallest excitation pulse width is about Θ ns. Transistors with a cut-off frequency of 1.5 GHz must be used for their transmission.

Účelem vynálezu je odstranit uvedené nevýhody. Podstata vynálezu spočívá v tom, že střed sekundárního vinutí výstupního transformátoru korekčního zesilovače je připojen přes srážecí odpor ke kladné svorce zdroje a k zemi přes sériovou kombinaci první a druhé diody a prvního odporu, přemostěnou prvním kondenzátorem. První konec sekundárního vinutí výstupního transformátoru je připojen přes paralelní kombinaci druhého odporu a druhého kondenzátoru k prvnímu vstupu hradla. K druhému vstupu hradla je přes paralelní kombinaci třetího odporu a třetího kondenzátorů připojen druhý konec sekundárního vinutí výstupního transformátoru. Výstup hradla je přes oddělovací odpor a paralelní kombinaci čtvrtého kondenzátoru a proměnné indukčností, tvořící taktovací obvod, připojen ke kladné svorce zdroje..The purpose of the invention is to overcome these disadvantages. The principle of the invention is that the center of the secondary winding of the correction amplifier output transformer is connected via a resistor to the positive terminal of the power supply and to ground through a series combination of the first and second diodes and the first resistor bridged by the first capacitor. The first end of the secondary winding of the output transformer is connected via a parallel combination of the second resistor and the second capacitor to the first gate input. A second end of the output transformer secondary winding is connected to the second gate input via a parallel combination of the third resistor and the third capacitors. The gate output is connected to the positive terminal of the power supply via a decoupling resistor and a parallel combination of the fourth capacitor and the variable inductance forming the clock circuit.

Zapojení pro buzení taktovacího obvůdu podle vynálezu umožňuje buzení taktovacího obvodu při hustém kódu velmi úzkými budicími impulsy, které je hradlo schopno přenést. Zapojení je teplotně kompenzováno.The circuitry excitation circuitry of the present invention allows the circuitry to be excited at a dense code with very narrow excitation pulses which the gate is capable of transmitting. The wiring is temperature compensated.

Příklad zapojení podle vynálezu je dále popsán pomocí výkresu. Výstup korekčního zesilovače 1 je tvořen výstupním transformátorem TR. Na jeho sekundární vinutí je připojeno svými dvěma vstupy hradlo H přes paralelní kombinaci druhého odporu R3 a druhého kondenzátoru Cl a přes paralelní kombinaci třetího odporu R4 a třetího kondenzátorů C2. Střed sekundárního transformátoru TR je připojen k zemi přes sériovou kombinaci první a druhé diody Dl, D2 a prvního odporu R2 přemostěnou prvním kondenzátorem C3. Střídavě v rytmu přicházejících impulsů je střed sekundárního vinutí výstupního transformátoru TR zablokován kondenzátorem C3. Do středu sekundárního vinutí je připojena kladná svorka zdroje napětí přes srážecí odpor Rl. Výstup hradla H je připojen přes oddělovací odpor R5 a taktovací obvod, tvořený paralelní kombinací čtvrtého kondenzátorů C4 a proměnné indukčností L, ke kladné svorce zdroje napětí.An example of a circuit according to the invention is further described with reference to the drawing. The output of the correction amplifier 1 is formed by the output transformer TR. A gate H is connected to its secondary winding via its two inputs via a parallel combination of a second resistor R3 and a second capacitor C1 and a parallel combination of a third resistor R4 and a third capacitor C2. The center of the secondary transformer TR is connected to ground through a series combination of the first and second diodes D1, D2 and the first resistor R2 bridged by the first capacitor C3. Alternately in the rhythm of the incoming pulses, the center of the secondary winding of the output transformer TR is blocked by a capacitor C3. A positive voltage source terminal is connected to the center of the secondary winding via a shrink resistor R1. The gate output H is connected via a decoupling resistor R5 and a clock circuit consisting of a parallel combination of the fourth capacitors C4 and a variable inductance L to the positive terminal of the power supply.

Impulsy přicházející z vedení jsou korigovány a zesíleny v korekčním zesilovači 1. Předpětí na obou vstupech hradla H se skládá z pevné složky a automaticky proměnné složky. Pevná složka předpětí je vytvořena úbytkem napětí na diodách Dl, D2 a proměnném odporu R2. Automaticky proměnná složka předpětí vzniká průtokem proudu z obou vstupů hradla H k zemi přes paralelní kombinace Cl, R3 a C2, R4 v závislosti na hustotě přicházejících Impulsů. V případě, že na výstupu korekčního zesilovače 1 nejsou impulsy, jsou oba vstupy hradla H'působením pevné složky předpětí na úrovni log. 1. Přicházející bipolární impulsy jsou superponovány na pevné složce předpětí. Kliadný impuls na výstupu korekčního zesilovače 1 způsobí změnu úrovně na prvním vstupu hradla H na log. 0, záporný impuls způsobí změnu úrovně na log 0 na druhém vstupu hradla H. Každá tato změna způsobí změnu úrovně na výstupu hradla H, kde vznikne sled Impulsů jedné polarity. Šíře impulsů je úměrná hustotě přicházejícího kódu. Taktovací obvod C4, L buzený těmito impulsy kmitá tlumenými kmity s konstantní amplitudou.The pulses coming from the line are corrected and amplified in the correction amplifier 1. The bias at both gate inputs H consists of a fixed component and an automatically variable component. The fixed bias component is created by the voltage drop across the diodes D1, D2 and the variable resistor R2. An automatically variable biasing component is generated by flowing current from both gate inputs H to ground through parallel combinations of C1, R3 and C2, R4 depending on the density of the incoming Impulses. In the absence of pulses at the output of the correction amplifier 1, both gate inputs H 'are caused by a fixed bias component at the log level. 1. Incoming bipolar pulses are superimposed on a fixed bias component. Any pulse at the output of correction amplifier 1 causes the level at the first gate input H to change to log. 0, a negative pulse causes a level change to log 0 at the second gate input H. Each change causes a level change at the gate output H, where a pulse sequence of one polarity is generated. The pulse width is proportional to the density of the incoming code. The clock circuit C4, L excited by these pulses oscillates with damped oscillations of constant amplitude.

Změnou velikostí proměnného odporu R2 lze nastavit optimální velikost pevné složky předpětí. Použití dvou diod Dl, D2 zaručuje správnou teplotní kompenzaci hradla H. Zapojení přispívá k miniaturizaci opakovače.By varying the magnitude of the variable resistor R2, the optimum size of the fixed biasing component can be set. The use of two diodes D1, D2 guarantees the correct temperature compensation of the gate H. The connection contributes to the miniaturization of the repeater.

Claims

Wiring for clock circuit in pulse code modulation system repeaters - from the correction amplifier output, characterized in that the center of the secondary winding of the correction amplifier output transformer (TR) is connected via a resistor (R1) to the positive terminal of the source and ground a series combination of the first and second diodes (D1, D2) and the first resistor (R2) bridged by the first capacitor (C3), the first end of the secondary winding of the output transformer (TR) being connected via

SUMMARY OF THE INVENTION A parallel combination of a second resistor (R3) and a second capacitor (Cl) to a first gate input (H), the second input of which is connected via a parallel combination of a third resistor (R4) and a third capacitor (C2) ), and the gate output (H) is connected to the positive terminal of the power supply via a decoupling resistor (R5) and a parallel combination of the fourth capacitor (C4) and the inductance variable (L) forming the clock circuit.