CS214552B1

CS214552B1 - Connection of ferrite memory with suppression of parasitic capacitive currents

Info

Publication number: CS214552B1
Application number: CS729679A
Authority: CS
Inventors: Jiri Stefl
Original assignee: Jiri Stefl
Priority date: 1979-10-26
Filing date: 1979-10-26
Publication date: 1982-05-28

Abstract

Vynález se týká oboru výpočetní techniky, zejména paměti číslicových zařízení. Vynález řeší problém potlačení parazitních kapacitních proudů ve výběrových vodičích feritových pamětí s maticovým výbě rem. - Podstata vynálezu spočívá v definování potenciálů na nevybuzených vodičích feri- , tové paměti pomocí spínacího obvodu, řízeného signálem pro rozlišení čtení a zápisu, čímž je dosaženo bezpečného uzavření diod maticového výběru u proudově nevybuzených výběrových vodičů. Vynález se může' využít ve výpočetní technice, automatizační technice, v číslicové mě řicí technice, v telekomunikacích á v dalších oborech využívajících feritové paměti.The invention relates to the field of computer technology, in particular to the memory of digital devices. The invention solves the problem of suppressing parasitic capacitive currents in the selection conductors of ferrite memories with matrix selection. - The essence of the invention lies in defining the potentials on the unexcited conductors of the ferrite memory using a switching circuit controlled by a signal for distinguishing reading and writing, thereby achieving safe closure of the matrix selection diodes in the current-unexcited selection conductors. The invention can be used in computer technology, automation technology, digital measurement technology, telecommunications and other fields using ferrite memories.

Description

Vynález se týká oboru výpočetní techniky, zejména paměti číslicových zařízení.The invention relates to the field of computer technology, in particular to the memory of digital devices.

Vynález řeší problém potlačení parazitních kapacitních proudů ve výběrových vodičích feritových pamětí s maticovým výběrem. Podstata vynálezu spočívá v definování potenciálů na nevybuzených vodičích feri- , tové paměti pomocí spínacího obvodu, řízeného signálem pro rozlišení čtení a zápisu, čímž je dosaženo bezpečného uzavření diod maticového výběru u proudově nevybuzených výběrových vodičů.The invention solves the problem of suppressing parasitic capacitive currents in matrix ferrite memory selection conductors. The object of the invention is to define the potentials on the unexcited ferrite memory conductors by means of a switching circuit controlled by a signal to distinguish between read and write, thereby achieving a safe closing of the matrix selection diodes in the unexcited selection conductors.

Vynález se může' využít ve výpočetní technice, automatizační technice, v číslicové měřicí technice, v telekomunikacích á v dalších oborech využívajících feritové paměti.The invention can be used in computer technology, automation technology, digital measurement technology, telecommunications and other fields using ferrite memories.

Vynález se. týká zapojení feritová paměti s potlačením parazitních kapacitních proudů a řeší problém rozšíření pracovní oblasti feritové paměti.The invention is. It concerns the connection of ferrite memory with suppression of parasitic capacitive currents and solves the problem of expanding the working area of ferrite memory.

V moderních feritových pamětech jsou pro ' buzení výběrových souřadnicových vodičů používány integrované výkonové budiče. Jsou-li výběrové vodiče vybírány pomocí maticového zapojení budičů; musí být výkonové budiče doplněny příslušnými výběrovými diodami. Vlivem kapacity těchto· diod, na nichž nejsou u nevybraných souřadnicových vodičů definovány potenciály, protékají nevybranými souřadnicovými vodiči při čtení i zápisu parazitní kapacitní proudy. Tyto proudy, zvláště u feritových pamětí s větší kapacitou, dosahují dosti velkých hodnot, čímž dochází ke zvýšení rušivých signálů na čtecích vodičích a k poklesu užitečných signálů vlivem narušení stavu paměťových jader; Těmito vlivy se pak snižuje spolehlivost paměti, zvyšuje Se její citlivost na změnu pracovních podmínek a druhotně se prodlužuje i její pracovní cyklus. ;In modern ferrite memories, integrated power drivers are used to drive the selection coordinate wires. If the selection wires are selected by excitation matrix connection; the power drivers must be supplemented by appropriate selection diodes. Due to the capacitance of these diodes, where potentials are not defined for unselected coordinate wires, parasitic capacitive currents flow through unselected coordinate wires. These currents, particularly in the case of larger-capacity ferrite memories, reach quite large values, thereby increasing the interfering signals on the reader wires and decreasing the useful signals due to the disruption of the state of the memory cores; These effects reduce the reliability of the memory, increase its sensitivity to changing working conditions, and secondly extend its working cycle. ;

Uvedené nevýhody odstraňuje zapojení feritové paměti s potlačením parazitních kapacitních proudů podle vynálezu, jehož podstata spočívá v tom, že první spínač pomocného integrovaného výkonového spínacího obvodu, připojený přes omezovači odpor s paralelním urychlovacím konderizátorem ke kladnému pólu napájecího zdroje,.:je spojen s anodou první pomocné diody, jejíž katoda je spojena jednak s druhým spínačem pomocného integrovaného výkonového spínacího obvodu, připojeným' na zemní pól napájecího zdroje, jednak s pomocnou sběrnicí s připojenými jednotlivými pomocnými odpory, spojenými s příslušnými horizontálními sběrnicemi maticového výběru. Každá horizontální sběrnice maticového výběru je spojena jednak s katodou příslušné první výběrové diody, jejíž, anoda je spojena přes příslušný spínač druhého výkonového spínacího obvodu s kladným pólem napájecího zciroje, jednak s anodou příslušné druhé výběrové diody, jejíž katoda -je spojena přes příslušný spínač druhého výkonového spínacího obvodu se¹ zemním pólem napájecího zdroje. Na jednotlivé horizontální sběrnice· jsou současně připojeny také příslušné výběrové vodiče souřadnice X feritové paměti, jejichž druhé konce jsou spojeny jednak s katodami příslušných výběrových diod zápisu, jednak s anodami příslušných výběrových diod čtení. Anody výběrových diod zápisu, příslušných jednotil- ’ vým výběrovým vodičům souřadnice X v pořadí totožném s pořadím připojení výběrových vodičů k horizontálním sběrnicím, tvoří liché vertikální sběrnice zápisu, spojené přes příslušné zakončóvací odpory se zemním pólem napájecího, zdroje a pres příslušný, spínač .zápisu prvního výkonového spínacího obvodu s kladným pólem napájecího zdroje. Katody výběrových diod čtení, příslušných jednotlivým výběrovým vodičům, souřadnice X v pořadí totožném s pořadím připojení výběrpvých vodičů k horizontálním sběrnicím, tvoří sudé vertikální sběrnice čtení, připojené přes příslušný spínač čtení prvního výkonového spínacího obvodu na zemní pól napájecího zdroje. Spínače prvního a druhého výkonového-spínacího obvodu jsou řízeny blíže neznázorněným způsobem přes neznázorněné vstupy výkonových spínacích obvodů a ná vstup pomocného výkonového spínacího obvodu je připojen signál rozlišující čtení a zápis ve feritové paměti. Pomocná sběrnice je přitom společná pro výběrové vodiče souřadnice X i pro neznázorněné výběrové vodiče souřadnice Y.The above-mentioned disadvantages are overcome by the connection of the ferrite memory with the suppression of the parasitic capacitive currents according to the invention, characterized in that the first switch of the auxiliary integrated power switching circuit connected via a limiting resistor with a parallel acceleration capacitor is connected to the positive pole of the power supply. an auxiliary diode, the cathode of which is connected, on the one hand, to a second switch of the auxiliary integrated power switching circuit connected to the ground pole of the power supply, and to an auxiliary bus with individual auxiliary resistors connected to the respective horizontal matrix selection buses. Each horizontal matrix selection bus is connected both to the cathode of the respective first selection diode whose anode is connected via the respective switch of the second power switching circuit with the positive pole of the power supply, and to the anode of the respective second selection diode whose cathode is connected via the respective switch of the second power switching circuit with ¹ pole of the power supply. At the same time, the respective selection wires of the X-axis memory are connected to the individual horizontal buses, the other ends of which are connected both to the cathodes of the respective write selection diodes and to the anodes of the respective read selection diodes. The anode of the write selection diodes corresponding to the individual selection wires of the X coordinate in the order identical to the order of connection of the selection wires to the horizontal buses consists of odd vertical write buses connected via respective terminating resistors to the power supply ground and via the respective write switch. the first power switch positive circuit of the power supply. The read selection cathodes corresponding to the individual selection wires, the X coordinate in the order of connection of the selection wires to the horizontal buses, consist of even vertical read buses connected through the respective read switch of the first power switching circuit to the power pole ground. The switches of the first and second power-switching circuits are controlled in a not illustrated manner through the power-switching circuit inputs (not shown) and a read-write signal in the ferrite memory is connected to the input of the auxiliary power-switching circuit. The auxiliary bus is common to both the X coordinate selection wires and the Y coordinate selection wires (not shown).

Počet* horizontálních 1 vertikálních sběrní c maticového výběru není omezen a závisí na požadované kapacitě paměti.The number * of horizontal 1 vertical collection c matrix selection is not limited and depends on the required memory capacity.

Zapojení feritové paměti podle vynálezu je jednoduché a snadno realizovatelné, přičemž v důsledku· prakticky úplného potlačení parazitních kapacitních proudů se rozšíří pracovní oblast feritové paměti, a tím se zvýší i její spolehlivost při změnách pracovních podmínek. Snížením rušení je také umožněno zkrácení pracovního cyklu pamě‘ ti. · · ’The connection of the ferrite memory according to the invention is simple and easy to implement, and as a result of the virtually complete suppression of the parasitic capacitive currents, the working area of the ferrite memory is expanded, thereby increasing its reliability when operating conditions change. By reducing interference, the memory duty cycle is also reduced. · · ’

Zapojení feritové paměti podle vynálezu je znázorněno na schématu.The connection of the ferrite memory according to the invention is shown in the diagram.

První VSI a druhý VS2 výkonový spínací obvod obsahují příslušné spínače 1 až 8, ktéré zajišťují spínání výběrových proudů dp výběrových vodičů VX1 až VXN souřadnice X, případně Y, feritové ktíinčiďehčhí paměti. Spínače 1 až 8 výkonových spínacích obvodů VSI, VS2 jsou řízeny blíže nežnázorněriými adresovými vstupy těchto obvodů a vstupem pro přepnutí funkce zápis - čtení, přičemž liché spínače 1, 3, 5, 7 spínají výstupy výkonových spínacích obvodů VSI, VS2 s kladným pólem napájecího zdroje +UB, kdežto sudé spínače 2, 4, 6, 8 spínají výstupy výkonových spínacích obvodů VSI, VS2 na zemní pól napájecího· zdroje. Výstupy lichých spínačů 1, 3 prvního výkonového spínače VSI jsou spojeny s lichými vertikálními sběrnicemi zápisu CV1, SV3, výstupy sudých spínačů 2, 4 prvního výkonového, spínače· VSI jsou spojeny se sudými vertikálními sběrnicemi čtení SV2, SV4. Vertikální sběrnice· zápisu SVÍ, SV3 jsou připojeny na uzemněné zákončovací odpory Rl, R2. Na první vertikální sběrnice zápisu SVÍ, SV3 jsou připojeny. anody výběrových diod zápisu BIA, D2A až DMA,The first VS1 and the second VS2 power switching circuit comprise respective switches 1 to 8, which provide switching of the selection currents dp of the selection wires VX1 to VXN of the X or Y coordinates of the ferrite memory and the lower memory. Switches 1 to 8 of the VS1, VS2 power switch circuits are controlled by the address inputs of the circuits and the write-read switch input (not shown), not shown (odd switches 1, 3, 5, 7 switch the VS1, VS2 power switch circuits + UB, while even switches 2, 4, 6, 8 switch the outputs of the VS1, VS2 power switching circuits to the power pole. The outputs of the odd switches 1, 3 of the first power switch VSI are connected to the odd vertical busbars of the CV1, SV3 notation, the outputs of the even switches 2, 4 of the first power switch · VSI are connected to the even vertical busbars of reading SV2, SV4. The vertical bus bars S1, SV3 are connected to grounded resistors R1, R2. On the first vertical bus of the write SV1, SV3 are connected. selective LED anodes BIA, D2A to DMA,

DNA, jejichž katody jsou spojeny jednak s příslušnými výběrovými vodiči VX1, VX2 až VXM, VXN, jednak s anodami příslušných výběrových diod čtení DIB, D2B až DMB,DNA whose cathodes are connected to the respective selection wires VX1, VX2 to VXM, VXN and to the anodes of the respective selection reading diodes DIB, D2B to DMB,

DNB, které jsou svými katodami připojeny na vertikální sběrnice čtení SV2, SV4. Druhé konce těch výběrových vodičů VX1/ VX2 až VXM, VXN, které jsou vůči vertikálním sběrnicím umístěny ve stejném pořadí, tvoří příslušné horizontální sběrnice k, r. Horizontální sběrnice k, r jsou připojeny jednak na katodu. příslušné první výběrové diody Dk A,.Di?A, jejíž, anoda j,e spojena s příslušným lichým- spínačem 5, 7 druhého výkonového spínacího obvodu VS2,, jednak na ano, du příslušné druhé výběrové diody Dk B Ďf B, jejíž katoda je spojena s příslušným sudým spínačem 6, 8 druhého výkonového spínacího obvodu VS2. Kromě toho jsou ho-, rízontální sběrnice k, r spojeny přes pomocné odpory Rk, Rr s pomocnou sběrnici S. Po, mocná . sběrnice S je připojena ke katodě první pomocné diody DU.jejíž anoda je přes první spínač 9 pomocného integrovaného výkonového spínacího obvodu SVU a přes omezovač: odpor RU s paralelním urychlovacím kQndenzátorem CÚ připojena ke kladnému pólu napájecího zdroje. +UB. Současně Je pomocná sběrnice S spojena s druhým spí-, načein 10 pomocného spínacího obvodu VSU, připojeným: pa zemní pól napájecího zdroje.DNBs, which are connected with their cathodes to vertical reading bus SV2, SV4. The other ends of the selection wires VX1 / VX2 to VXM, VXN, which are arranged in the same order relative to the vertical buses, form the respective horizontal buses k, r. The horizontal buses k, r are connected to the cathode. the first selection diodes Dk A, .Di? A, whose anode is connected to the respective odd switch 5, 7 of the second power switching circuit VS2, on the other hand, to the respective second selection diode Dk B, B, whose cathode is connected to the corresponding even switch 6, 8 of the second power switching circuit VS2. In addition, the horizontal bus k, r are coupled via the auxiliary resistors Rk, Rr to the auxiliary bus S. Po, powerful. The bus S is connected to the cathode of the first auxiliary diode DU. whose anode is connected to the positive pole of the power supply via the first switch 9 of the auxiliary integrated power switching circuit SVU and through the limiter RU with parallel accelerator CA. + UB. At the same time, the auxiliary bus S is connected to a second switch 10 of the auxiliary switching circuit VSU connected to the ground pole of the power supply.

. Pomocný, spínací obvod VSU je řízen signálem rozlišujícím zápis nebo. čtení, přiváděným na vstup BL. Zapojení souřadnice Y ícťitově, páiněti. je totožné, se zapojením souřadnice X, přičemž pomocná sběrnice S je společná oběma souřadnicím.. The VSU auxiliary switching circuit is controlled by a write or. reading input to the BL input. Connection of the Y coordinate in three-way, fifth. It is identical with the connection of the X coordinate, with the auxiliary bus S common to both coordinates.

Funkce popsaného zapojení je následující: Při zápisu , informace. do paměti je podle zvólěrié adresy vybuzen jeden z lichých spínačů, např. 1, prvního výkonového spínacího obvodu VSI a jeden ze sudých spínačů, napr. 6, druhého výkonového spínacího, obvodu VS2, přičemž osýatní spínače těchto obvodů jsou rozepnuty. Pracovní proud protéká pak z kladného pólu . napájecího zdroje +UB přes lichý spínač. 1 prvního spínacího obvodů VSI, vertikální sběrnicí zápisů SVIJ výběrovou diodou zápisu DIA, výběrovým vodičem VX1, horizontální sběrnicí k, druhou výběrovou diodou Dk B,přes sudý spínač 6 druhého spínacího obvodu VS2 k zemnímu pólu napájecího zdroje. V pomocném spínacím obvodu VSU je vlivem signálu na '· vstupů BL sepnut spínač 9, takže na pomocnou sběrnici S je přivedeno kladné napětí z napájecího zdroje -+ UB přes omezovači odpor RU a pomocnou diodu. DU.. Přechodný děj je při spínání urychlen pomocíkapacity CU. Kladné napětí na sběrnici S definuje potenciály na nevybuzených 'horizontálních sběrnicích, r , _; . ., a tím i na všech výběrových diodách ve feritové paměti, které jsou pak bezpečně v nevodivém stavu. Tím jsou potlačeny kapacitní proudy v proudově nevypuzených výběrových vodičích VX2, VXM, VXN..The function of the described wiring is as follows: Write, information. one of the odd switches, e.g., 1, of the first power switching circuit VS1 and one of the even switches, e.g., 6, of the second power switching circuit VS2, are energized according to the pulsating address, the other switches of these circuits being open. The operating current then flows from the positive pole. + UB power supply via odd switch. 1 of the first switching circuit VS1, the vertical write bus SVIJ by the selection diode DIA, the selection conductor VX1, the horizontal bus k, the second selection diode Dk B, through the even switch 6 of the second switching circuit VS2 to the power pole. In the auxiliary switching circuit VSU, a switch 9 is closed due to the signal at the inputs BL, so that the auxiliary bus S is supplied with a positive voltage from the power supply + UB via a limiting resistor RU and an auxiliary diode. DU .. The transient process is accelerated by the CU capacity during switching. Positive bus voltage potentials S defines nevybuzených 'horizontal busses, _r; . , and thus on all select diodes in the ferrite memory, which are then safely in a non-conducting state. This suppresses capacitive currents in the non-ejected selection conductors VX2, VXM, VXN ..

Při čtení z feritové paměti že stejné, adresy jako při předchozím zápisu jsou vybuzeny ve spínacích obvodech. VSI, VS2 spínače 2 a 5. Výběrovým vinutím VXl pak protéká proud přes výběrové diody Dk A a DIB v opačném smyslu než při zápisu. V pomocném spínacím obvodu VSU je sepnut spínač 10 a na pomocné sběrnici S je zemní potenciál. Tím je opět zaručen nevodivý stav všech nevybuzených výběrových diod, takže jsou potlačeny kapacitní proudy v proudově nevybuzených výběrových vodičích VX2, VXM, .VXN.',. .....'When reading from ferrite memory, the same addresses as in the previous write are energized in the switching circuits. VS1, VS2 of switches 2 and 5. The current winding VX1 then flows through the selection diodes Dk A and DIB in the opposite sense to the writing. In the auxiliary switching circuit VSU, the switch 10 is closed and the auxiliary bus S has ground potential. This again guarantees the non-conducting state of all unexcited selection diodes, so that capacitive currents in the unexcited selection wires VX2, VXM, VXN are suppressed. ..... '

Zapojení na schématu je současně příkladem použití, neboť představuje libovolně rozšiřitelný moduVzapojení skutečné feritové paměti. · · c .The schematic connection is also an example of use, as it is a freely scalable module for real ferrite memory connection. · · C.

Claims

1, A write-up of ferrite memory with suppression of parasitic capacitive currents, characterized in that: a first auxiliary power switching circuit (VSUJ) switch (9) connected via a limiting resistor (RU) with a parallel accelerator capacitor (CU) to the ground terminal of the power supply (j-UpJ / j) connected to the anode of the first auxiliary diode (DU); the cathode of which is connected by a second switch (10) of the auxiliary integrated power switching circuit (VSU) connected to the ground pole of the power supply and / or with the auxiliary bus (S) with individual auxiliary resistors (Rk, Ri) connected Connected to respective horizontal matrix selection buses (k, r), wherein each horizontal matrix selection bus (k, r) is coupled to the cathode of the respective first selection diode Dk A, t 'r A), the anode of which is connected via the respective positive pole switch (5, 7) of the second power switching circuit (VS2) of the invention _; the anode of the respective second selection diode (Dk B, Ο _τ Β), the cathode of which is connected via the respective switch (6, 8) of the second power switching circuit (VS2) to the ground pole of the power supply, the respective selection wires (VX1, VX2, to VXM, VXN) of the ferrite memory X, the other ends of which are connected to the cathodes of the respective selection diodes (DIA, D2A, to DMA, DNA) ) write, on the one hand, the anodes of the respective selectable read diodes (DIB, D2B, 'to DMB, DNB), and the anodes of the write select diodes (DIA, D2A, to DMA, DNA), corresponding to the individual' selection conductors (VX1, VX2, to VXM) ; VXN) the X coordinates in the same sequence as the order of connection of the selection wires (VX1, 'VX2, to VXM,' VXN) to the horizontal buses. (K, r) 'forms the odd vertical notation buses (SV1, SV3) connected via respective terminating θ € (ρύύγ · ^'(R: <R2) to the ground pole of the power supply and through a respective switch notation (1, 3) of the first power spíríacího circuit (VSI) to the positive pole of the supply voltage (+ UB), while the cathode selection diodes (DIB, D2B, up to DMB, DNB) read, corresponding to the individual selection wires (VX1, VX2, up to VXM, VXN) of the X coordinate in the order of connection of the selection wires (VX1, VX2, up to VXM, VXN) to The horizontal read bus (k, r) consists of an even vertical read bus (SV2, SV4) connected via a corresponding read switch (2, 4) of the first power switching circuit (VSI) to the power pole ground.

2. The ferrite memory circuit as set forth in claim 1, wherein the sub-bus (S) is common to the selection wires (VX1, VX2 to VXM, VXN) of the X coordinate and the selection wires of the Y coordinate, not shown in more detail.