CS213300B1

CS213300B1 - Zapojení hlídacího zařízení pre mikropočítačový systém

Info

Publication number: CS213300B1
Application number: CS122381A
Authority: CS
Inventors: Jiri Smisek
Original assignee: Jiri Smisek
Priority date: 1981-02-20
Filing date: 1981-02-20
Publication date: 1982-04-09

Abstract

Řešení se dosahuje vzájemnou komparací tří komunikačních aběrnic, z nichž dvě jsou součástí hlídacího zařízení. Na každé je připojen mikroprocesor a operační paměl stejného typu se stejným adresní» rozsahem. Iro výstupní operace hlídacích mikroprocesorů jseu na komunikační sběrnice připojeny simulační desky. Neshody se hlásí prostřednictvím signalizačních výstupů jednotlivých bloků kémparace de bloku vyhodnocení. Odtud je potem mežné odvodit rekonfiguraci celého systému při odstavení funkčaího modulu ε poruchou.

Description

Předmětem vynálezu je zepojení hlídacího zařízení, které realizuje zabezpečení systému řízeného mikropočítačem v reálném čase.

Nedílnou součástí každého zařízení je řídicí systém. Tento systém je možné realizovat různými způsoby. Jedním z nich je použití mikropočítače ve funkci programovatelného řadiče.

Na komunikační sběrnici mikropočítače jsou připojeny jednotlivé funkční moduly zařízení přes interfejsové desky. Uvažuj·· například zařízení výetupu grafické informace, jehož finálním projevem je kresba respektive rytina realizovaná kreslicím respektive technologickým stolem. Řídicí program se uloží prostřednictvím nahrávací sekvence operační paměti mikropočítače.

Grafická informace je uložená v binární formě ne děrné nebo magnetické pásce popřípadě v diskové paměti' Zařízení pracuje v reálném čase. Ramene kreslicího stelu jsou přes interfejsevou desku a řídicí elektroniku uvedena do pohybu zadáním příruatků v souřadnicových osách a rychlostí. Po provedení předepsané operace žádá kreslicí stůl prostřednictvím interfejsové desky o dalěí instrukci. V přípsdé, žs z mikroprocesoru nepřijde z důvedů libovolné poruchy včas dalěí instrukce nebo přijde chybná instrukce, dojde bud k náhlému zastavení pohybu nebe k chybnému pohybu piaátke respektive technologické hlavy. Je zřejmé, že při vyěěích rychlostech vede náhlé zastavení ke katastrofickému stavu. Vzhledem k množství operací, které musí mikroprocesor provést mezi dvěma po sobě jdoucími instrukcemi pro kreslicí stůl, nelze provádět průběž neu diagnostiku programovými prostředky. Programem je možné například kontrolovat syntaxi vstupních grafických informací nebo správnost kódu datevých slov. Problém ověem spočívá v tom, že předpokladem je bezchybná funkce mikroprocesoru nebo alespoň instrukčního souboru, který zajistí v případě detekce chyby bezpečné ukončení činnosti celého zařízení, předevěím kreslicího stolu. Rovněž je zřejmé, že chybně provedená instrukce skoku nebo poruěená kódová kombinace instrukce v operační paměti může způsobit katastrofický stav kreslicího stolu, rozjetého plnou rychlostí.

Uvedenou oblast problémů řeěí uspokojivou formou zapojení hlídecího zařízení pro mikropočítačový systém podle vynálezu, jehož podstatou je, že první komunikační sběrnice je spojena se svorkou prvního mikroprocesoru, ss svorkou první operační paměti, se svorkou první simulační desky, s výstupem prvního sdresního a dstového hradla, s výstupem prvního spojovacího bloku řízení, β druhým vstupem prvního bloku komparace a s prvním vstupem jlruhého uleku komparace, druhá komunikační sběrnice je spojena s výstupem druhého adresního a datového hradla, se svorkou druhého mikroprocesoru, β výstupem druhého spojovacího bloku řízení, s druhým vstupem druhého bloku komparace, s druhým vstupem třetího bloku komparace, se svorkou druhé operační paměti a se svorkou druhé simulační desky, třetí komunikační sběrnice je spojena se vstupem druhého adresního a datového hradla, se vstupem duhého spojovacího bloku řízení, se vstupem prvního sdresního a datového hradla, se vstupem prvního spojovacího bloku řízení, s prvním vstupem prvního bloku komparace a s prvním vstupem třetího bloku komparace.

Výhodou uvedeného zepojení je možnost detekce věech poruch, které mají za následek rozdílné vzerkované stavby na komunikačních sběrnicích hlídanéhe a hlídecího zařízení. Na základě hláěení ze tří bloků komparace lze jednoznačně určit, ve kterém systému porucha nestale. Signály z bloku vyhednocení se pak zpracovávají například k vyřazení části systému s poruchau, rekenfiguraci a převedu řízení ne zbývající mikroprocesory. Nesprávná kódová vstupní grafická informace lze detekovat například metodou zdvojení, což je pro snižující se cenu velkokapacitních zepisovatelných pamětí únosné. Rovněž použití dvou mi>roprocesorů je pro jejich relativně nízkou cenu opodstatněné. Dalěí bloky svji velmi jednoduchou strukturou zapojení a svějí funkcí nezvyěují podstatnou měrou nespolehlivost hlídacího zařízení, s tím i míru zabezpečení hlídaného zařízení.

Na výkrese je zapojení podle vynálezu, kde je uvedeno vzájemné propojení jednotlivých kloků společně s jejich označením.

Třetí komunikační sběrnice χ je spojena se svorkou 50 permanentní paměti χ, se vstupem 170 druhého adreeního a datového hradla 17. se svorkou 60 třetího mikroprocesoru 6, se vstupem 7O prvního adreeního a datového hradla χ, a prvním vstupem 80 prvního bloku komparace 8, s prvním vstupem 9^U třetího kloku komparace 9, se svorkou 100 třetí operační paměti 10, s první svorkou 110 první interfejsové desky 11. s první svorkou 130 druhé interfejsové desky

13. s první svorkou 150 třetí interfejsové desky 15. se vstupem 260 prvního bloku spojení řízení 26 a se vstupem 250 druhého bloku spojení řízení 25. První komunikační sběrnice 2 hlídacího zařízení £ je spojena s výstupem 71 prvního adreeního a datového luskla χ, s výstupem 261 prvního bloku spojení řízení 26, a druhým vstupem 81 prvního bloku komparace 8, s prvním vstupem 190 druhého bloku komparace 19. se svorkou 18θ prvního mikroprocesoru 18, se svorkou 200 první operační paměti 20 a se svorkou 210 první simulační desky 21. Druhá komunikační sběrnice 2 hlídacího zařízení 4 je spojena s výstupem 171 druhého adreeního a datového hredla 17, s výstupem 251 druhého spojovacího bloku řízení 25. a druhým vstupem 191 druhého bloku komparace 12, se svorkou 220 druhého mikroprocesoru 22, se svorkou 230 druhé operační paměti 23. se svorkou 240 druhé simulační desky 24 a s druhým vstupem 91 třetího bloku komparace χ. První synchronizační výstup 82 prvního bloku komparace 8 je spojen s prvním synchronizačním výstupem 22 třetího bloku komparace χ a ae synchronizačním vstupem 61 třetího mikroprocesoru 6. Druhý synchronizační výstup 83 prvního bloku komparace 8 je spojen s druhým synchronizačním výstupem 193 druhého bloku komparace 19 a se synchronizačním vstupem 181 prvního mikroprocesoru 18.

Druhý synchronizační výstup 93 třetího kloku komparace χ je spojen s prvním synchronizačním výstupem 192 druhého bloku komparace 19 a se synchronizačním vstupem 221 druhého mikroprocesoru 22. Signalizační výstup 84 prvního bloku komparace 8 je spojen s druhým vstupem 271 bloku vyhodnocení 27. jehož první vstup 270 je spojen ae signalizačním výstupem 94 třetího bloku komparace χ a jehož třetí vstup 272 je spojen ee signalizačním výstupem 194 druhého bloku komparace 19. Druhá svorka 111 první interfejsové desky 11 je spojena se svorkau 120 kreslicího stolu 12. Druhá svorka 131 druhé interfejsové desky 13 je spojena se svorkou 140 snímače děrné pásky 1£. Druhá svorka 151 třetí interfejsové desky 15 je spojena se svorkou 160 magnetopáskové jednotky 16.

Popis funkce zapojení podle vynálezu: Zabezpečované zařízení je řízení třetím mikroprocesorem 6. Před spuštěním kresby nebo rytí se pomocí nahrávacího programu v permanentní paměti χ a snímsče děrné pásky 12 uloží příslušný řídicí program do první operační paměti 20 přes první adresní a datové hradlo 7, do druhé operační paměti 23 přes druhé adresní a datové hradlo 17 e do třetí operační paměti 10. Jednotlivé instrukce nahrávacího programu vykonávají synchronně všechny tři mokr ©procesory 6.18.22. Synchronizace probíhá prostřednictvím bloků komparace 8,χ a 19. ve kterých se v okamžicích styku mikroprocesorů se sběrnicí porovnávají stavy na adresních, datových a synchronizačních linkách tří komunikačních sběrnic 1,£,χ. .Pouze při dokonalé shodě pokračují mikroprocesory v další činnosti. Při čtení informací z děrné pásky se programově testuje souhlas kontrolního součtu. Grafické vstupní informace se pak zadávají bu3 ze snímače děrné pásky 14 nebo z magaetopáskové jednotky 16.

Z důvodů efektivní činnosti celéhe zeřízení probíhá styk jednotlivých modulů v režimu přerušení. Přerušení je zprostředkováno pomocí prvního spojovacího bloku řízení 26 β druhého spojovacího bloku řízení 25. přes než se přenášejí žádosti o přerušení, synchronizační signály a blokovací signály, vysílané přerušujícími perifériemi. Žádosti přicházejí na vstup arbitráterů jednotlivých mikroprocesorů prakticky ve stejný okamžik, takže dojde k přerušení při stejné instrukci řídicího programu. Výsledek procesu přerušení se kontroluje porovnáním cílových adres po jeho ukončení. Vzhledem k tomu, že vstupní zařízení je společné pro všechny tři systémy, je třeba provést zabezpečení vstupních dat. Protože soubor vstupních dat není pro jeden obrazec nebe rytinu příliš objemný, je možné přistoupit na záznam přímé i inverzní formy vstupních dat, které se v mikroprocesorech srovnávají po jednotlivých bitech. V případě magnetopáskové jednotky 16 použité pro vstup je toto řešení nezbytné vzhledem k tomu, že data se ukládají do operačních pamětí 10,20 a ££ v režimu přímého přístupu bez zásahu mikroprocesoru. Nebezpečí uložení nesprávné kodové informace je tudíž nezanedbatelné. Pro výstupní operaci mikroprocesorů 18 a 2£ slouží simulační desky 21 a 2_4, které odpovídají mikroprocesorům 18 a 22 vstupními synchronizačními signály. Adresní a dstová hradle £ a 17 se uvádějí do postupného stavu aktivními signály na vstupech 72 a 172. V případě adres spadajících do oblasti operačních pamětí, se otvírají adresní a datová hradla 1,11 až při shodě stavů na komunikačních sběrnicích 1,£ a J. Pokud dojde k detekci poruchy prostřednictvím programu například chybná syntexe vstupních grafických informací, špatné datové slovo, porucha některé periférie apod,, a čin ost ostatních funkčních modulů je v pořádku, ukonči řídicí program práci kreslicího stolu plynulým přechodem pisátks do klidové polohy spojené s příslušným hlášením operátorovi. V případě, že se vyskytne porucha typu chybně provedená instrukce v některém z mikroprocesorů fi.18 nebo 22. popřípadě nesprávná kodová kombinace instrukce v některé z operačních pamětí 10,20 neb

23. projeví se to nestejným pokračováním ve sledu řídicího programu u jednotlivých mikroproceso rů. Na základě kombinace hlášení ze signalizačních výstupů 84.94 a 194 se v bloku vyhodnocení 27 určí, který ze tří systémů má poruchu. Pak lze ještě lokalizovat, zda jde o mikroprocesor nebo operační paměí, tento modul se odstaví z činnosti a zbývající funkční moduly řídí kresbu dále> nebo se kresby plynule ukončí s příslušným hlášením operátorovi. Část obvodů pro rekonfiguraci není v obrázku 1 zakreslena. Jedná se o realizaci obousměrného propojení datových linek a linky obsazení sběrnice a jednosměrného propojení adresních linek třetí komunikační sběrnice J β některou ze zbývajících komunikačních sběrnic 1 nebo £ pro případ chybné funkce třetího mikroprocesoru 6 nebo třetí operační paměti 10. Detekci poruch generátoru adresy vektoru přerušení na interfejsových deskách 11.13 a 15 nebo detkci poruchy na adresním čítači třetí interfejsové desky 15 lze zaručit pouze vícenásobnou realizací těchto desek, připojených na příslušné komunikační sběrnice a svorky odpovídajících periferních zařízení.

Možnost použití uvedeného zepojení je ve všech zařízeních, kde se vyžaduje taková kapacita paměti, že je možné akceptovat její paralelní realizaci.

Claims

PŘEDMĚT VYNÁLEZU

χ. Zapojení hlídacího zařízení pro mikropočítačový systém, vyznačující se tím, že první komunikační sběrnice (1) je spojena se svorkou (180) prvního mikroprocesoru (18), se svorkou (200) první operační paměti (20), se svorkou (210) první simuleční desky (21), s výstupem (71) prvního adresního a datového hradla (7), s výstupem (261) prvního spojovacího bloku řízeni (26), s druhým vstupem (81) prvního bloku komparace (8) a s prvním vstupem (190) druhého bloku komparace (19), druhé komunikační sběrnice (2) je spojená s výstupem (171) druhého adresního a datového hradla (17), se svorkou (220) druhéhd mikroprocesoru (2k), s výstupem (251) druhého spojovacího bloku řízení (25), s druhým vstupem (191) druhého bloku komparace (19), s druhým mstupem (91) třetího bloku komparace (9), se svorkou (230) druhé operační paměti (23) a se svorkou (240) druhé simuleční desky (24), třetí komunikační sběrnice (3) je spojena se vstupem (170) druhého adresního a datového hradle (17), se vstupem (250) druhého spojovacího bloku řízení (25), se vstupem (70) prvního adresního a datového hradla (7), ae vstupem (260) prvního spojovacího bloku řízení (26), 8 prvním vstupem (80) prvního bloku komparace (8) a s prvním vstupem (90) třetího bloku komparace (9).
2. Zapojení podle bodu 1, vyznačující se tím, že první synchronizační výstup (82) prvního bloku komparace (8) je spojen a prvním synchronizačním výstupem (92) třetího bloku komparace (9) a se synchronizačním vstupem (61) třetího mikroprocesoru (6), druhý synchro nizeční výstup (83) prvního bloku komparace (8) je spojen s druhým synchronizačním výstupem (193) druhého bloku komparace (19) a se synchronizačním vstupem (181) prvního mikroprocesoru (18), druhý synchronizační výstup (93) třetího bloku komparace (9) je spojen s prvním synchronizačním výstupem (192) druhého bloku komparace (19) a se synchronizačním vstupem (2^1) druhého mikroprocesoru (22), signalizační výstup (84)prvního bloku komparace (8) je spojen s druhým vstupem (271) bloku vyhodnocení (27), jehož první vstup (270)je spojen se signalizačním výstupem (94) třetího bloku komparace (9) a jehož třetí vstup (272) je spojen se signalizačním výstupem (194) druhého bloku komparace (19).