CS211606B1

CS211606B1 - Connection of stabilizer for the multilevel impulse feeding source

Info

Publication number: CS211606B1
Application number: CS859379A
Authority: CS
Inventors: Miroslav Skaloud; Vaclav Sindelar
Original assignee: Miroslav Skaloud; Vaclav Sindelar
Priority date: 1979-12-10
Filing date: 1979-12-10
Publication date: 1982-02-26

Description

Předmětem vynálezu je zapojení stabilizátoru pro vícehladinový impulsní napájecí zdroj.It is an object of the invention to provide a stabilizer for a multi-level pulse power supply.

Většina elektronických zařízení vyžaduje ke své činnosti několik napájecích napětí různých úrovní, které dodává vícehladinový napájecí zdroj. Moderní vícehladinové napájecí zdroje pracují v oblasti nadzvukových kmitočtů v pulsním režimu s šířkovou modul,ací usměrňovaných impulsů. Každý napělový výstup zdroje obvykle vyžaduje jeden impulsní stabilizátor, napájený z centrálního měniče. Dosavadní známá zapojení těchto stabilizátorů obsahuji mimo jiné pomocný stejnosměrný zdroj pro napájeni budiče výkonového spínacího prvku stabilizátoru. Při větším počtu napěťových výstupů vychází celý zdroj poměrně komplikovaný a rozměrný. Zapojení stabilizátoru pro vícehladinový impulsní napájecí zdroj podle vynálezu odstraňuje uvedenou nevýhodu a řeěi daný úkol tak, že první tranzistor je kolektorem připojen na kladnou výstupní svorku vstupního usměrňovače bez filtru a současně přes první odpor a paralelní kombinaci primárního vinutí budicího transformátoru a druhého odporu na kolektor druhého tranzistoru, jehož báze je spojena přes třetí odpor s výstupem integrovaného monostabilního klopného obvodu, který je svým časovým vstupem spojen jednak přes první kondenzátor se svým druhým časovacím vstupem, jednak přes čtvrtý odpor se svorkou externího referenčního napětí a jednak s kolektorem třetího tranzistoru, svým kladným napájecím vývodem se svorkou externího referenčního napětí, oběma negovanými vstupy a záporným napájecím vývodem se svorkou nulového potenciálu, svým přímým startovacím vstupem se vstupní svorkou hodinového signálu, báze třetího tranzistoru je spojena jednak s kolektorem čtvrtého tranzistoru, jednak přes devátý odpor se svorkou nulového potericiálu a jednak přes sériovou kombinaci druhého kondenzátorů a osmého odporu s bázi čtvrtého tranzistoru. Kladná výstupní svorka je spojena jednak přes třetí kondenzátor se svorkou nulového potenciálu, jednak přes 21,606 Most electronic devices require several power voltages of different levels to be operated by a multi-level power supply. Modern multi-level power supplies operate in the area of supersonic frequencies in pulse mode with a width module, with rectified pulses. Each voltage output of the power supply usually requires one pulse stabilizer, powered from the central converter. The prior art connections of these stabilizers include, inter alia, an auxiliary DC power supply for powering the stabilizer power switching element. With a larger number of voltage outputs, the whole source is relatively complicated and bulky. The connection of the stabilizer for the multi-level pulse power supply according to the invention eliminates the disadvantage and solves the problem by connecting the first transistor to the positive output terminal of the input rectifier without a filter and simultaneously through the first resistor and parallel combination of the primary winding. transistor, whose base is connected via a third resistor to the output of an integrated monostable flip-flop, which is connected via its first input through a first capacitor with its second timing input, through a fourth resistor with an external reference voltage terminal and with a third transistor collector supply terminal with external reference terminal, both negated inputs and negative supply terminal with zero potential terminal, its direct start input with clock terminal input For example, the base of the third transistor is coupled to the collector of the fourth transistor, on the one hand through the ninth resistor to the terminal of zero potential, and on the other hand through a series combination of the second capacitors and the eighth resistor with the base of the fourth transistor. The positive output terminal is connected via the third capacitor to the zero potential terminal and via the 21,606

tlumivku s emitorem prvního tranzistorů a jednak přes sedmý odpor a bází čtvrtého tranzistoru, přičemž mezi bází čtvrtého tranzistoru a svorkou nulčvého potenciálu je zapojena sériová kombinace první diody a šestého odporu.a choke with an emitter of the first transistors and, on the other hand, through the seventh resistor and the base of the fourth transistor, wherein a series combination of the first diode and the sixth resistor is connected between the base of the transistor and the zero potential terminal.

Emitor čtvrtého tranzistoru je jednak spojen, se svorkou referenčního napětí a jednak přes pátý odpor s emitorem třetího tranzistoru, záporná výstupní svorka vstupního usměrňovače bez filtru je spojena jednak s emitorem druhého tranzistoru, jednak se svorkou nulového potenciálu a jednak přes druhou diodu s emitorem prvního tranzistoru, přičemž mezi emitorem a bází prvního tranzistoru je zapojeno sekundární vinuti budicího transformátoru.The fourth transistor emitter is connected to the reference voltage terminal and the third transistor emitter through the fifth resistor, the negative output terminal of the input rectifier without the filter is connected to the second transistor emitter and the zero potential terminal to the emitter of the first transistor wherein a secondary winding of the excitation transformer is connected between the emitter and the base of the first transistor.

Budicí obvod stabilizátoru podle vynálezu, sestávající z druhého tranzistoru, budicího transformátoru a prvního a druhého odporu je napájen přímo ze vstupního impulsního napětí, takže odpadá pomocný stejnosměrný zdroj pro napájeni budiče. Zapojení dále umožňuje vhodným fázovým posuvem hodinového signálu otvírat první tranzistor v okamžiku, kdy spínače hlavního zdroje jsou mimo oblast přepínání a tím zmenšit přepínací ztráty.The stabilizer excitation circuit of the invention, consisting of a second transistor, an excitation transformer and a first and a second resistor, is fed directly from the input pulse voltage so that the auxiliary DC power supply for energizing the exciter is eliminated. The wiring further allows the first transistor to be opened by a suitable phase shift of the clock signal when the main power switches are out of the switching area, thereby reducing switching losses.

Na připojeném obrázku je zobrazen příklad zapojení stabilizátoru pro vicehladinový impulsní napájecí zdroj podle vynálezu.The attached figure shows an example of a stabilizer connection for a multi-level pulse power supply according to the invention.

První tranzistor 6 je kolektorem připojen na kladnou výstupní svorku 1-, 1 vstupního usměrňovače 1 bez filtru a současně přes první odpor g a paralelní kombinaci primárního vinuti budicího transformátoru 8 a druhého odporu g na kolektor druhého tranzistoru JO,, jehož báze je spojena přes třetí odpor 11 s výstupem 6* integrovaného monostabilního klopného obovodu JJ2, který je svým časovacím vstupem 11 * spojen jednak přes první kondenzátor 14 se svým druhým časovacím vstupem 10jednak přes čtvrtý odpor 13 se svorkou g externího referenčního napětí a jednak s kolektorem třetího tranzistoru 16, svým kladným napájecím vývodem gg* se svorkou g externího referenčního napětí, oběma negovanými vstupy g', g a záporným napájecím vývodem l' se svorkou g nulového potenciálu, svým přímým startovacím vstupem g se vstupní svorkou g hodinového signálu, báze třetího tranzistoru 16 je spojena jednak s kolektorem čtvrtého tranzistoru 17. jednak přes devátý odpor 23 se svorkou g nulového potenciálu a jednak přes sériovou kombinaci druhého kondensátoru 22 a osmého odporu gg s bází čtvrtého tranzistoru 17.The first transistor 6 is connected by a collector to the positive output terminal 1-, 1 of the input rectifier 1 without a filter and simultaneously through the first resistor g and a parallel combination of the primary winding of the excitation transformer 8 and the second resistor g to the collector of the second transistor 10. 11 with the output 6 * of the integrated monostable flip-flop JJ2, which is connected via its first capacitor 14 to its second timing input 10 via its fourth resistor 13 to its external reference voltage terminal g and to the collector of the third transistor 16 supply terminal gg * with external reference terminal g, both negated inputs g ', g and negative supply terminal l' with zero potential terminal g, its direct start input g with input terminal g of the clock signal, the base of the transistor 16 is connected to the collector fourth tra on the one hand through the ninth resistor 23 with the zero potential terminal g and on the other hand through the series combination of the second capacitor 22 and the eighth resistor gg with the base of the fourth transistor 17.

Kladná výstupní svorka J je spojena jednak přes třetí kondenzátor 24 se svorkou g nulového potenciálu, jednak přes tlumivku 25 s emitorem prvního tranzistoru 6 a jednak přes sériovou kombinaci sedmého odporu 20 a první diody 19 s bází čtvrtého tranzistoru 17. přičemž, mezi bází čtvrtého tranzistoru 17 a svorkou g nulového potenciálu je zapojen šestý odpor 1§.The positive output terminal J is connected via the third capacitor 24 to the zero potential terminal g, via the choke 25 to the emitter of the first transistor 6 and through the series combination of the seventh resistor 20 and the first diode 19 to the base of the transistor 17. 17 and a sixth resistor 16 is connected to the zero potential terminal g.

Ěmitor čtvrtého tranzistoru 17 je jednak spojen se svorkou g referenčního napětí a jednak přes pátý odpor 15 s emitorem třetího tranzistoru 16, záporná výstupní svorka 2.1 vstupního usměrňovače 1 bez filtru je spojena jednak s emitorem druhého tranzistoru 10. jednak se svorkou 1 nulového potenciálu a jednak přes druhou diodu 26 s emitorem prvního tranzistoru 6, přičemž mezi emitor a bázi prvního tranzistoru 6 je zapojeno sekundární vinutí budicího transformátoru 8.The emitter of the fourth transistor 17 is connected both to the reference voltage terminal g and through the fifth resistor 15 to the emitter of the third transistor 16, the negative output terminal 2.1 of the input rectifier 1 without filter is connected to the emitter of the second transistor 10 via a second diode 26 with an emitter of the first transistor 6, wherein the secondary winding of the excitation transformer 8 is connected between the emitter and the base of the first transistor 6.

Obvod stabilizátoru zpracovává obdélníkové napětí ze vstupního usměrňovače 1 bez filtru. Na vstup g monostabilnlho klopného obvodu 12 je přiveden synchronizační hodinový signál, jehož náběžná hrana určuje okamžik startu monostabilního klopného obvodu 12, a tím i okamžik sepnutí budicího tranzistoru 10 a výkonového spínače 6.The stabilizer circuit processes the rectangular voltage from the input rectifier 1 without a filter. The input g of the monostable flip-flop 12 is supplied with a synchronization clock signal whose rising edge determines the start time of the monostable flip-flop 12 and thus the moment of the actuation of the drive transistor 10 and the power switch 6.

Budicí obvod výkonového spínače g, tvořený druhým tranzistorem 10, budicím transformátorem 8, prvním odporem g, určujícím budicí proud výkonového spínače 6 a druhým odporem g, který zajišiuje optimální tlumení budicího transformátoru 8, je napájen přímo z impulsního usměrněného napětí.The power switch drive circuit g, formed by the second transistor 10, the drive transformer 8, the first resistor g determining the drive current of the power switch 6, and the second resistor g which provides optimum attenuation of the drive transformer 8 is supplied directly from pulsed rectified voltage.

Stabilizační zpětná vazba je vedena z výstupu 3 stabilizátoru přes odporový dělič napětí tvořený sedmým odporem 20 šestým odporem 18 a teplotně kompenzační diodou 22 ^na Ůáži čtvrtého tranzistoru 17.The stabilization feedback is conducted from the stabilizer output 3 through a resistive voltage divider formed by the seventh resistor 20 by the sixth resistor 18 and by a temperature compensating diode 22 ^{on the} ážth of the fourth transistor 17.

Na emitor tohoto tranzistoru je přivedeno neznézorněné referenční napětí, které slouží zéroveň jako napájecí pro celý obvod. Čtvrtý tranzistor 17 pracuje jako zesilovač regulační odchylky, třetí tranzistor 16 jako proměnný odpor,-určující dobu kmitu monostabilního klopného obvodu 12 a tím i dobu sepnutí výkonového spínače 6.The emitter of this transistor is supplied with an undisclosed reference voltage, which also serves as a power supply for the entire circuit. The fourth transistor 17 operates as a control deviation amplifier, the third transistor 16 acts as a variable resistor, determining the oscillation time of the monostable flip-flop 12 and hence the switching time of the power switch 6.

Sériová kombinace druhého kondensátoru 22 a osmého odporu 21 zajištuje stabilitu regulační smyčky. Devátý odpor 23 tvoří pracovní odpor čtvrtého tranzistoru 12. První kondensátor H slouží jako časovači prvek, čtvrtý odpor 13 určuje maximální dobu impulsu, pátý odpor 16 minimální. Třetí kondenzátor 24 tvoří spolu s tlumivkou 26 výstupní filtr. Druhá dioda 26 začíná vést proud v okamžiku vypnutí prýního tranzistoru 6 a umožňuje převést energii nahromaděnou v tlumivce 26 během sepnutí prvního tranzistoru 6 do zátěže.The series combination of the second capacitor 22 and the eighth resistor 21 ensures the stability of the control loop. The ninth resistor 23 forms the working resistance of the fourth transistor 12. The first capacitor H serves as a timing element, the fourth resistor 13 determines the maximum pulse time, the fifth resistor 16 the minimum. The third capacitor 24 together with the choke 26 forms an output filter. The second diode 26 starts to conduct current at the moment of shutting off the transistor 6 and allows the energy accumulated in the choke 26 to be transferred while the first transistor 6 is energized.

Funkce stabilizační zpětné vazby je následující: klesne-li výstupní napětí například vlivem zvýšeného odběru, klesne napětí kolektor-emitor čtvrtého tranzistoru 17. třetí tranzistor 16 se přivře, čímž se zvýší výsledný časovači odpor, což má za následek zvětšeni doby sepnutí a dorovnání výstupního napětí.The function of the stabilization feedback is as follows: if the output voltage drops due to, for example, increased demand, the collector-emitter voltage of the fourth transistor 17 drops. The third transistor 16 closes, increasing the resulting timing resistance, resulting in increased switching time and output voltage equalization. .

Zapojení podle vynálezu je možno všeobecně použít ve vícehladinových napájecích zdrojích, je však velmi výhodné zejména tam, kde není nutné galvanické oddělení jednotlivých napělových hladin.The circuitry according to the invention can generally be used in multi-level power supplies, but is particularly advantageous where galvanic separation of the individual voltage levels is not necessary.

Claims

SUBJECT OF THE INVENTION

Stabilizer connection for multi-level pulse power supply, characterized in that the first transistor (6) is connected by collector to the positive output terminal (1.1) of the input rectifier (1) without a filter and simultaneously through the first resistor (7) and parallel combination of the primary winding 8) and a second resistor (9) to the collector of the second transistor (10), the base of which is connected via a third resistor (11) to the output (6 ') of the integrated monostable flip-flop (12) connected by its timing input (li *). first through a first capacitor (14) with its second timing input (10 '), second through a fourth resistor (13) with terminal, (2) external reference voltage, and second with a collector of the third transistor (16) with its positive supply terminal (14 *) ) with external reference voltage terminal (2), both negated inputs (3 *), (4 *) and negative supply terminal (7 *) with zero potential terminal (4), with its direct by means of a mercury input (5 *) with the input terminal (5) of the clock signal, the third transistor (16) is connected via the β collector of the fourth transistor (17) and through the ninth resistor (23) to the zero potential terminal (4) a combination of the second capacitor (22) and the eighth resistor (21) with the throw of the fourth transistor (17), the positive output terminal (3) being connected via the third capacitor (24) to the zero potential terminal (4) and the choke (25) with the emitter of the first transistor (6) and, on the other hand, through a series combination of the seventh resistor (20) and the first diodes, u (19) with the hatch of the fourth transistor (17), connected between the base of the transistor (17) and the zero potential terminal the sixth resistor (18), the emitter of the fourth transistor (17) is connected both to the reference voltage terminal (2) and through the fifth resistor (15) to the emitter of the third transistor (16), the negative output terminal (2.1) of the input rectifier ( 1) without a filter, it is connected both to the emitter of the second transistor (10), to the neutral potential terminal (4) and to the emitter of the first transistor (6) via the second diode (26). the secondary winding of the excitation transformer (8) is connected.