CS211606B1 - Zapojení stabilizátoru pro vícehladinový impulsní napájecí zdroj - Google Patents

Description

Předmětem vynálezu je zapojení stabilizátoru pro vícehladinový impulsní napájecí zdroj.

Většina elektronických zařízení vyžaduje ke své činnosti několik napájecích napětí různých úrovní, které dodává vícehladinový napájecí zdroj. Moderní vícehladinové napájecí zdroje pracují v oblasti nadzvukových kmitočtů v pulsním režimu s šířkovou modul,ací usměrňovaných impulsů. Každý napělový výstup zdroje obvykle vyžaduje jeden impulsní stabilizátor, napájený z centrálního měniče. Dosavadní známá zapojení těchto stabilizátorů obsahuji mimo jiné pomocný stejnosměrný zdroj pro napájeni budiče výkonového spínacího prvku stabilizátoru. Při větším počtu napěťových výstupů vychází celý zdroj poměrně komplikovaný a rozměrný. Zapojení stabilizátoru pro vícehladinový impulsní napájecí zdroj podle vynálezu odstraňuje uvedenou nevýhodu a řeěi daný úkol tak, že první tranzistor je kolektorem připojen na kladnou výstupní svorku vstupního usměrňovače bez filtru a současně přes první odpor a paralelní kombinaci primárního vinutí budicího transformátoru a druhého odporu na kolektor druhého tranzistoru, jehož báze je spojena přes třetí odpor s výstupem integrovaného monostabilního klopného obvodu, který je svým časovým vstupem spojen jednak přes první kondenzátor se svým druhým časovacím vstupem, jednak přes čtvrtý odpor se svorkou externího referenčního napětí a jednak s kolektorem třetího tranzistoru, svým kladným napájecím vývodem se svorkou externího referenčního napětí, oběma negovanými vstupy a záporným napájecím vývodem se svorkou nulového potenciálu, svým přímým startovacím vstupem se vstupní svorkou hodinového signálu, báze třetího tranzistoru je spojena jednak s kolektorem čtvrtého tranzistoru, jednak přes devátý odpor se svorkou nulového potericiálu a jednak přes sériovou kombinaci druhého kondenzátorů a osmého odporu s bázi čtvrtého tranzistoru. Kladná výstupní svorka je spojena jednak přes třetí kondenzátor se svorkou nulového potenciálu, jednak přes 21,606

tlumivku s emitorem prvního tranzistorů a jednak přes sedmý odpor a bází čtvrtého tranzistoru, přičemž mezi bází čtvrtého tranzistoru a svorkou nulčvého potenciálu je zapojena sériová kombinace první diody a šestého odporu.

Emitor čtvrtého tranzistoru je jednak spojen, se svorkou referenčního napětí a jednak přes pátý odpor s emitorem třetího tranzistoru, záporná výstupní svorka vstupního usměrňovače bez filtru je spojena jednak s emitorem druhého tranzistoru, jednak se svorkou nulového potenciálu a jednak přes druhou diodu s emitorem prvního tranzistoru, přičemž mezi emitorem a bází prvního tranzistoru je zapojeno sekundární vinuti budicího transformátoru.

Budicí obvod stabilizátoru podle vynálezu, sestávající z druhého tranzistoru, budicího transformátoru a prvního a druhého odporu je napájen přímo ze vstupního impulsního napětí, takže odpadá pomocný stejnosměrný zdroj pro napájeni budiče. Zapojení dále umožňuje vhodným fázovým posuvem hodinového signálu otvírat první tranzistor v okamžiku, kdy spínače hlavního zdroje jsou mimo oblast přepínání a tím zmenšit přepínací ztráty.

Na připojeném obrázku je zobrazen příklad zapojení stabilizátoru pro vicehladinový impulsní napájecí zdroj podle vynálezu.

První tranzistor 6 je kolektorem připojen na kladnou výstupní svorku 1-, 1 vstupního usměrňovače 1 bez filtru a současně přes první odpor g a paralelní kombinaci primárního vinuti budicího transformátoru 8 a druhého odporu g na kolektor druhého tranzistoru JO,, jehož báze je spojena přes třetí odpor 11 s výstupem 6* integrovaného monostabilního klopného obovodu JJ2, který je svým časovacím vstupem 11 * spojen jednak přes první kondenzátor 14 se svým druhým časovacím vstupem 10jednak přes čtvrtý odpor 13 se svorkou g externího referenčního napětí a jednak s kolektorem třetího tranzistoru 16, svým kladným napájecím vývodem gg* se svorkou g externího referenčního napětí, oběma negovanými vstupy g', g a záporným napájecím vývodem l' se svorkou g nulového potenciálu, svým přímým startovacím vstupem g se vstupní svorkou g hodinového signálu, báze třetího tranzistoru 16 je spojena jednak s kolektorem čtvrtého tranzistoru 17. jednak přes devátý odpor 23 se svorkou g nulového potenciálu a jednak přes sériovou kombinaci druhého kondensátoru 22 a osmého odporu gg s bází čtvrtého tranzistoru 17.

Kladná výstupní svorka J je spojena jednak přes třetí kondenzátor 24 se svorkou g nulového potenciálu, jednak přes tlumivku 25 s emitorem prvního tranzistoru 6 a jednak přes sériovou kombinaci sedmého odporu 20 a první diody 19 s bází čtvrtého tranzistoru 17. přičemž, mezi bází čtvrtého tranzistoru 17 a svorkou g nulového potenciálu je zapojen šestý odpor 1§.

Ěmitor čtvrtého tranzistoru 17 je jednak spojen se svorkou g referenčního napětí a jednak přes pátý odpor 15 s emitorem třetího tranzistoru 16, záporná výstupní svorka 2.1 vstupního usměrňovače 1 bez filtru je spojena jednak s emitorem druhého tranzistoru 10. jednak se svorkou 1 nulového potenciálu a jednak přes druhou diodu 26 s emitorem prvního tranzistoru 6, přičemž mezi emitor a bázi prvního tranzistoru 6 je zapojeno sekundární vinutí budicího transformátoru 8.

Obvod stabilizátoru zpracovává obdélníkové napětí ze vstupního usměrňovače 1 bez filtru. Na vstup g monostabilnlho klopného obvodu 12 je přiveden synchronizační hodinový signál, jehož náběžná hrana určuje okamžik startu monostabilního klopného obvodu 12, a tím i okamžik sepnutí budicího tranzistoru 10 a výkonového spínače 6.

Budicí obvod výkonového spínače g, tvořený druhým tranzistorem 10, budicím transformátorem 8, prvním odporem g, určujícím budicí proud výkonového spínače 6 a druhým odporem g, který zajišiuje optimální tlumení budicího transformátoru 8, je napájen přímo z impulsního usměrněného napětí.

Stabilizační zpětná vazba je vedena z výstupu 3 stabilizátoru přes odporový dělič napětí tvořený sedmým odporem 20 šestým odporem 18 a teplotně kompenzační diodou 22 ^na Ůáži čtvrtého tranzistoru 17.

Na emitor tohoto tranzistoru je přivedeno neznézorněné referenční napětí, které slouží zéroveň jako napájecí pro celý obvod. Čtvrtý tranzistor 17 pracuje jako zesilovač regulační odchylky, třetí tranzistor 16 jako proměnný odpor,-určující dobu kmitu monostabilního klopného obvodu 12 a tím i dobu sepnutí výkonového spínače 6.

Sériová kombinace druhého kondensátoru 22 a osmého odporu 21 zajištuje stabilitu regulační smyčky. Devátý odpor 23 tvoří pracovní odpor čtvrtého tranzistoru 12. První kondensátor H slouží jako časovači prvek, čtvrtý odpor 13 určuje maximální dobu impulsu, pátý odpor 16 minimální. Třetí kondenzátor 24 tvoří spolu s tlumivkou 26 výstupní filtr. Druhá dioda 26 začíná vést proud v okamžiku vypnutí prýního tranzistoru 6 a umožňuje převést energii nahromaděnou v tlumivce 26 během sepnutí prvního tranzistoru 6 do zátěže.

Funkce stabilizační zpětné vazby je následující: klesne-li výstupní napětí například vlivem zvýšeného odběru, klesne napětí kolektor-emitor čtvrtého tranzistoru 17. třetí tranzistor 16 se přivře, čímž se zvýší výsledný časovači odpor, což má za následek zvětšeni doby sepnutí a dorovnání výstupního napětí.

Zapojení podle vynálezu je možno všeobecně použít ve vícehladinových napájecích zdrojích, je však velmi výhodné zejména tam, kde není nutné galvanické oddělení jednotlivých napělových hladin.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Zapojení stabilizátoru pro vícehladinový impulsní napájecí zdroj, vyznačené tím, že první tranzistor (6) je kolektorem připojen na kladnou výstupní svorku (1.1) vstupního usměrňovače (1) bez filtru a současně přes první odpor (7) a paralelní kombinaci primárního vinutí budicího transformátoru (8) a druhého odporu (9) na kolektor druhého tranzistoru (10), jehož báze je spojena přes třetí odpor (11) s výstupem (6') integrovaného monostabilního klopného obvodu (12), který je svým časovacím vstupem (li*) spojen jednak přes první kondensátor (14) se svým druhým časovacím vstupem (10'), jednak přes čtvrtý odpor (13) se svorkou , (2) externího referenčního napětí a jednak s kolektorem třetího tranzistoru (16), svým kladným napájecím vývodem (14*) se svorkou (2) externího referenčního napětí, oběma negovanými vstupy (3*), (4*) a záporným napájecím vývodem (7*) se svorkou (4) nulového potenciálu, svým přímým startovacím vstupem (5*) se vstupní svorkou (5) hodinového signálu, béze třetího tranzistoru (16) je spojena jednak β kolektorem čtvrtého tranzistoru (17), jednak přes devátý odpor (23) se svorkou (4) nulového potenciálu a jednak přes sériovou kombinaci druhého kondenzátoru (22) a osmého odporu'(21) s hází čtvrtého tranzistoru (17), kladné výstupní svorka (3) je spojena jednak přes třetí kondenzátor (24) se svorkou (4) nulového potenciálu, jednak přes tlumivku (25) s emitorem prvního tranzistoru (6) a jednak přes sériovou kombinaci sedmého odporu (20) a první diod,u (19) s hézí čtvrtého tranzistoru (17), přičemž mezi bází čtvrtého tranzistoru (17) a svorkou (4) nulového potenciálu je zapojen šestý odpor (18), dále emitor čtvrtého tranzistoru (17) je jednak spojen se svorkou (2) referenčního napětí a jednak přes pátý odpor (15) s emitorem třetího tranzistoru (16), záporná výstupní svorka (2.1) vstupního usměrňovače (1) bez filtru je spojena jednak s emitorem druhého tranzistoru (10), jednak se svorkou (4) nulového potenciálu a jednak přes druhou diodu (26) s emitorem prvního tranzistoru (6), přičemž mezi emitor a bázi prvního tranzistoru (6) je zapojeno sekundární vinutí budicího transformátoru (8).