CS207196B1

CS207196B1 - Connection of generator of sunsidiary sampling impulses in the controlling units for the magnetotape memories

Info

Publication number: CS207196B1
Application number: CS108880A
Authority: CS
Inventors: Milos Sokol
Original assignee: Milos Sokol
Priority date: 1980-02-18
Filing date: 1980-02-18
Publication date: 1981-07-31

Description

(54) Zapojení generátoru pomocných vzorkovacích impulsů v řídicích jednotkách pro magnetopáskové paměti(54) Connection of the auxiliary sampling pulse generator in the magnetic tape memory controllers

Předmětem vynálezu je zapojení generátoru pomocných vzorkovacích impulsů v řídicích jednotkách pro magnetopáskové paměti, který vytváří impulsy vhodné pro vzorkování úseků média prostých záznamu.It is an object of the present invention to employ an auxiliary sampling pulse generator in magnetic tape memory control units which generates pulses suitable for sampling record-free media sections.

Téměř při všech způsobech záznamu na magnetická pásková media je informace dělena na tzv. záznamové bloky obsahující určitý minimální počet řádků neboli znaků. Tyto bloky jsou od sebe odděleny tzv. meziblokovou mezerou, jejíž minimální, nominální i maximální délka je obyčejně určena normou. Záznamový blok obsahuje vždy řádky, tj. znaky vlastní informace, tzv. datové řádky neboli datové znaky a obyčejně také ještě jeden nebo více řádků či znaků kontrolních. Jednotlivé datové řádky jsou od sebe odděleny tzv. meziřádkovou mezerou, kontrolní řádky jsou obyčejně umisťovány za poslední datový řádek bloku a to ve vzdálenosti rovnající se několikanásobku nominální délky meziřádkové mezery. Kromě toho se uvnitř některých meziblokových mezer může vyskytovat ještě tzv. šum, což je neregulérní záznam, který vzniká například při vypínání magnetizačního proudu zápisovou nebo mazací hlavou. Správné zpracování informace čtené z magnetického pásku je tudíž podmíněno dokonalým roztříděním všech přečtených znaků na datové, šumové a různé druhy kontrolních, přičemž toto roztřídění lze provést většinou pouze na základě informací o šířce mezer mezi tříděnými znaky. Obvody, které provádějí třídění čtených znaků, jsou obyčejně částí řídicí jednotky. V současné době používané řídicí jednotky magnetopáskových pamětí jsou většinou hardware-ové. Jako perspektivnější se však jeví řídicí jednotky mikroprogramované, které poskytují výhodu velké adaptability jak vůči změnám v připojované magnetopáskové paměti, tak i vůči změnám ve způsobu využívání celého zařízení. V řídicích jednotkách hardware-ového typu se třídění znaků provádí průběžně během čtení záznamového bloku a to na základě měření časových intervalů mezi tzv. vzorkovacími impulsy odvozenými od čtených znaků. Také ve všech známých mikroprogramovaných řídicích jednotkách se třídění znaků provádí průběžně během čtení bloku. Průběžné provádění rozboru čtené informace má však velkou nevýhodu v tom, že značně zaměstnává mikroprocesor a podstatně snižuje možnosti jeho využití k dalším činnostem. Mnohem větší efektivnost ve využívání mikroprocesoru by vykazovalo takové řešení mikroprogramované řídicí jednotky, které by umožňovalo provádět celý rozbor čtené informace, včetně třídění znaků, teprve po skončení čtení bloku. Celý rozbor informace je však možno provést až po skončení čtení bloku pouze za předpokladu, že během čtení bloku jsou do vyhrazené části paměti mikroprocesoru nahrány nejen jednotlivé čtené znaky, ale i údaje o mezerách mezi nimi. Žádné z dosud známých zapojení řídicích jednotek magnetopáskových pamětí však tento předpoklad nesplňuje.In almost all ways of recording on magnetic tape media, the information is divided into so-called recording blocks containing a certain minimum number of lines or characters. These blocks are separated from each other by the so-called interblock gap, the minimum, nominal and maximum length of which is usually determined by the standard. The record block always contains rows, i.e. characters of own information, so-called data rows or data characters and usually also one or more rows or control characters. Individual data rows are separated by so-called inter-row space, control rows are usually placed after the last data row of the block at a distance equal to several times the nominal length of the inter-row space. In addition, some inter-block gaps may still contain so-called noise, which is an irregular recording which occurs, for example, when the magnetizing current is switched off by the write or erase head. The correct processing of the information read from the magnetic tape is therefore conditioned by a perfect categorization of all the read characters into data, noise and various types of control, which sorting can be done mostly based on the information on the width of the gaps between the sorted characters. Circuits that perform sorting of read characters are usually part of the control unit. The currently used magnetic tape memory controllers are mostly hardware-based. However, microprogrammed controllers appear to be more promising, providing the advantage of great adaptability both to changes in the attached magnetic tape memory and to changes in the use of the entire device. In hardware-type control units, character classification is performed continuously during reading of the recording block, based on the measurement of time intervals between so-called sampling pulses derived from the read symbols. Also in all known microprogrammed controllers, the character classification is performed continuously during block reading. Continuous analysis of the read information, however, has the great disadvantage that it greatly employs the microprocessor and significantly reduces the possibility of its use for other activities. Much greater efficiency in the use of a microprocessor would be shown by a solution of a microprogrammed control unit that would allow the whole analysis of the read information, including the sorting of characters, to be performed only after the block reading is finished. However, the whole analysis of the information can only be performed after the block reading is completed, provided that during reading the block, not only individual read characters are loaded into the dedicated part of the microprocessor memory, but also data about the gaps between them. However, none of the known connections of the magnetic tape memory controllers meets this requirement.

Velmi jednoduchý a snadno zpracovatelný způsob záznamu údajů o mezerách mezi znaky na ! pásku lze uskutečnit pomocí impulsů generovaných generátorem pomocných vzorkovacích im• pulsů zapojeným podle vynálezu, jehož podstatou je, že obsahuje zdroj synchronních bránových impulsů, invertor, n-stupňový binární čítač a souči| nové hradlo, přičemž zdroj synchronních bránoí vých impulsů je napojen svým spouštěcím vstupem na výstup zdroje sumárního čtecího signálu, svým i výstupem na nulovací vstup n-stupňového binárního čítače a svým hodinovým vstupem na výstup zdroje hodinových impulsů, ke kterému je rovněž připojen i vstup invertoru a hodinový vstup n-stupňového binárního čítače, přičemž výstup invertoru je připojen k prvému vstupu součinového hradla, výstupy prvého až n-tého stupně n-stupňového binárního čítače jsou připojeny k druhému až 1+n-tému vstupu součinového hradla a výstup i součinového hradla je výsledným výstupem.A very simple and easy-to-use way to record character spacing data on! the tape can be realized by means of pulses generated by the auxiliary sampling pulse generator connected according to the invention, which consists in that it comprises a source of synchronous gate pulses, inverter, n-stage binary counter and components | a new gate, where the source of synchronous hindrance pulse is connected by its trigger input to the output of the summary read signal source, its output to the null input of the n-stage binary counter and its clock input to the output of the clock pulse source, to which is also connected the inverter input and an hour input of the n-step binary counter, wherein the inverter output is connected to the first input of the product gate, the outputs of the first to nth stage of the n-step binary counter are connected to the second to 1 + nth input of the product gate is the resulting output.

Podstatou zapojení zdroje synchronních bránových impulsů podle vynálezu je, že obsahuje prvý, i druhý a třetí bistabilní klopný obvod, prvý a druhý i invertor, m-stupňový binární čítač a součinové i hradlo, přičemž prvý bistabilní klopný obvod je svým nastavovacím vstupem napojen na výstup zdroje sumárního čtecího signálu a svým výstupem na datový vstup druhého bistabilního klopného obvodu, výstup druhého bistabilního klopného obvodu je spojen s datovým vstupem třetího bistabilního klopného obvodu a se vstupem prvého invertoru, jehož výstup je připojen k nulovacímu vstupu třetího bistabilního klopného obvodu, hodinové vstupy druhého a třetího bistabilního klopného obvodu jsou společně s hodinovým vstupem m-stupňového binárního čítače napojeny na výstup j • zdroje hodinových impulsů, výstupy prvého až i m-tého stupně m-stupňového binárního čítače jsou připojeny k prvému až m-tému vstupu součinového hradla, jehož výstup je spojen s nulovacím vstupem prvého bistabilního klopného obvodu, a nulovací vstup m-stupňového čítače je napojen na výstup druhého invertoru, přičemžvstup druhého invertoru je napojen na výstup třetího bistabilního klopného obvodu, který je současně výsledným výstupem zdroje synchronních bránových impulsů.The principle of the synchronous gate pulse source according to the invention is based on the fact that it comprises first, second and third bistable flip-flops, first and second and inverter, m-stage binary counter and product and gate, the first bistable flip-flop is connected to output the source of the summary read signal and its output to the data input of the second bistable flip-flop, the output of the second bistable flip-flop is connected to the data input of the third bistable flip-flop and to the input of the first inverter whose output is connected to the reset input of the third bistable flip-flop and the third bistable flip-flop are connected together with the clock input of the m-stage binary counter to the output of the clock • pulse sources, outputs of the first to mth stage of the m-stage binary counter are connected to the first to m-th input a gate gate whose output is connected to the reset input of the first bistable flip-flop, and the reset input of the m-stage counter is connected to the output of the second inverter, the input of the second inverter being connected to the output of the third bistable flip-flop. .

Jednou z výhod zdroje synchronních bránových · impulsů provedeného podle vynálezu je to, že může současně sloužit jako zdroj bránových impulsů řídicích průchodnost hradel zařazených do datových vstupů deskew-registru a táké jako zdroj vzorkovacích impulsů, které řídi přesun čtených znaků z deskew-registru do data-registru nebo do paměti; bránovací impulsy je možno odebírat z výstupu prvého bistabilního klopného obvodu a vzorkovací impulsy z výstupu součinového hradla.One of the advantages of the synchronous gate pulse source made in accordance with the invention is that it can simultaneously serve as a gate pulse source controlling the throughput of the gates included in the deskew-register data inputs and also as a source of sampling pulses controlling -register or memory; hindering pulses may be taken from the output of the first bistable flip-flop and sampling pulses from the product gate.

Jak je z výše popsaného zapojení patrno, je perioda T_p pomocných vzorkovacích impulsů generovaných obvodem zapojeným podle vynálezu 2 X větší než perioda T_h hodinových impulsů, tj. T_p = T_h. 2ⁿ, přičemž n je počet stupňů použitého binárního čítače. Jestliže Th an jsou zvoleny např. tak, že Th. 2ⁿ = To, kde T_o je průměrná perioda vzorkovacích impulsů odvozených od sumárních čtecích signálů během čtení datové části záznamového bloku, bude opakovači frekvence pomocných vzorkovacích impulsů shodná s průměrnou opakovači frekvencí vzorkovacích impulsů. V případě, že zdrojem vzorkovacích impulsů je zdroj synchronních bránových impulsů zapojený podle vynálezu, přičemž počet stupňů m-stupňového binárního čítače tvořícího součást tohoto zapojení je roven číslu η—1, bude šířka synchronních bránových impulsů rovna právě Τθ/2. Pomocné vzorkovací impulsy Budou přitom plynule navazovat na soustavu vzorkovacích impulsů, a to tak, že prvý pomocný vzorkovací impuls bude generován vždy I za dobu T_o po posledním ze skupiny vzorkovacích ' impulsů a prvý vzorkovací impuls za dobu T_o/2 až 3/3T_o po posledním ze skupiny pomocných vzor- i kovacích impulsů. V mikroprogramových řídicích jednotkách lze sloučené soustavy vzorkovacích· a pomocných vzorkovacích impulsů výše uvedených vlastností s výhodou použít pro přehrávání obsahu deskew-registru do paměti. Jestliže je deskew-registr po každém přehrání okamžitě znulován, pak v obsahu paměti je dvojnásobná meziznaková mezera znázorněna jedním prázdným znakem, tj. znakem, jehož všechny bity mají nulovou hodnotu, trojnásobná meziznaková mezera dvěma prázdnými znaky atd., přičemž umístění prázdných znaků v paměti odpovídá umístění mezer v záznamu na pásku. Rozbor takto uspořádané informace , lze snadno provést až po skončení čtení bloku ! pomocí poměrně jednoduchého mikroprogramu. Avšak i v řídicích jednotkách hardware-ového typu lze vzorkovacích a pomocných vzorkovacích impulsů generovaných obvody podle vynálezu s výhodou použít a to jak pro průběžné třídění čtených znaků, tak pro synchronizaci činnosti těch logických a sekvenčních obvodů, které řídí činnost · během čtecích a posunových operací. Vhodný způsob použití obvodů podle vynálezu v hardwareOvých řídicích jednotkách přinese přinejmenším zjednodušení třídicích a kontrolních obvodů.As can be seen from the circuit described above, the period T _{p of the} auxiliary sampling pulses generated by the circuit connected in accordance with the invention 2X is greater than the period T _{h of the} clock pulses, i.e. T _p = T _h . 2 ⁿ , where n is the number of degrees of the binary counter used. If Th and n are selected such that Th. ^N = 2 This wherein T is _the average period of the sampling pulses derived from the summary read signal during reading of the data portion of the recording block, a repetition frequency of the auxiliary sampling pulse identical with the average pulse repetition frequency of sampling. In case the source of the sample pulses is a source of synchronous gate pulses connected according to the invention, where the number of stages of the m-stage binary counter forming part of this connection is equal to η — 1, the width of synchronous gate pulses is exactly θθ / 2. The auxiliary sampling pulses will be continuously connected to the set of sampling pulses in such a way that the first auxiliary sampling pulse will always be generated I at T _o after the last of the group of sampling pulses and the first sampling pulse at T _o / 2 to 3 / 3T _o after the last of the group of auxiliary sampling pulses. In microprocessor control units, the combined sets of sampling and auxiliary sampling pulses of the above characteristics can be advantageously used to play back the contents of the deskew register into memory. If the deskew-register is immediately reset to zero after each playback, then in the memory contents a double space character is represented by one blank character, i.e. a character whose all bits are zero, three space character is two blank characters, etc. corresponds to the location of the gaps in the tape record. The analysis of such ordered information can be easily performed after the block reading is finished! using a relatively simple microprogram. However, even in hardware-type control units, the sampling and auxiliary sampling pulses generated by the circuitry of the invention can be advantageously used for both continuous sorting of read characters and for synchronizing the operation of those logic and sequential circuits that control activity during read and shift operations. . A suitable way of using the circuits of the invention in the hardware of the control units will at least simplify the sorting and control circuits.

Příklad provedení generátoru pomocných vzorkovacích impulsů podle vynálezu je znázorněn na připojených výkresech. Na obr. 1 je zobrazeno blokové schéma celého generátoru pomocných vzorkovacích impulsů a na obr. 2 principiální schéma zapojení té části generátoru pomocných | vzorkovacích impulsů podle vynálezu, která je v popisu označována jako zdroj synchronních i bránových impulsů.An exemplary embodiment of the auxiliary sampling pulse generator according to the invention is shown in the accompanying drawings. Fig. 1 shows a block diagram of the entire auxiliary sampling pulse generator; and Fig. 2 shows a schematic diagram of that part of the auxiliary generator. sampling pulses according to the invention, which is referred to in the description as a source of both synchronous and gate pulses.

i Generátor 1 pomocných vzorkovacích impulsů ! obsahuje kromě zdroje 4 synchronních bránových j impulsů ještě n-stupňový binární čítač 6, invertor 5 a součinové hradlo 7. Pomocné vzorkovací impulsy jsou odebírány z výstupu 74 součinového hradla 7 a mají tvar impulsů přiváděných na jeho prvý vstup 71 z výstupu 52 invertoru 5, tj. impulsů vzniklých inversí mezer mezi hodinovými impulsy, které jsou na vstup 51 invertoru 5 přiváděny z výstupu 31 zdroje 3 hodinových impulsů. Průchodnost součinového hradla 7 řídí signály přiváděné na jeho 2. až (n+ l)-ní vstup 72 až 73 z prvého až n-tého výstupu 63 až 64 n-stupňového binárního čítače 6. Tento čítač je nulován širokými impulsy přiváděnými na jeho nulovací vstup 62 z výstupu 43 zdroje 4 synchronních bránových impulsů. Po celou dobu nulové logické úrovně na nulováním vstupu 62 čítač 6 čítá impulsy přiváděné na jeho hodinový vstup 61 ze zdroje 3 hodinových impulsů. Součinové hradlo 7 je tedy průchodné vždy v časovém úseku jedné periody T_h hodinových impulsů, nejdříve za dobu (2ⁿ-l)T_h po skončení nulování čítače 6 synchronním bránovým impulsem. Protože tento impuls má stejně jako signály na všech výstupech čítače 6 obě hrany synchronní s nástupnými hranami hodinových impulsů, je zaručeno, že každý pomocný vzorkovací impuls na výstupu ze součinového hradla 7 bude mít plnou šířku. Začátek generace každého ze synchronních bránových impulsů je vždy odvozen od nástupné hrany signálu, který na spouštěcí vstup 41 zdroje 4 Synchronních bránových impulsů přijde jako prvý po skončení předchozího synchronního bránového impulsu. Tento signál je přiváděn z výstupu 21 ; zdroje 2 sumárního čtecího signálu a vytvářen obvykle logickým sčítáním signálů z výstupů všech zesilovačů napojených na čtecí hlavičky v jednotlivých stopách. Změny logické úrovně na výstupů 43 zdroje 4 jsou synchronizovány nástupnými hrahami hodinových impulsů přiváděných na hodinový vstup 42, přičemž doba trvání jednotkové úrovně je pevná a je dána vnitřním zapojením zdroje 4.i Generator 1 of auxiliary sampling pulses! In addition to the source 4 of synchronous gate pulses, it comprises an n-stage binary counter 6, an inverter 5 and a product gate 7. The auxiliary sampling pulses are taken from the output 74 of the product gate 7 and have the form of pulses applied to its first input 71 from the output 52 of the inverter 5. that is, the pulses produced by inversion of the gaps between the clock pulses, which are supplied to the input 51 of the inverter 5 from the output 31 of the clock source 3. The throughput of the product gate 7 controls the signals applied to its 2nd to (n + 1) input 72 to 73 from the first to the nth output of the 63 to 64 n-stage binary counter 6. This counter is reset by wide pulses applied to its reset input 62 from the output 43 of the synchronous gate pulse source 4. Throughout the zero logic level at resetting input 62, counter 6 counts pulses applied to its clock input 61 from a source of 3 clock pulses. Thus, the product gate 7 is passable in the time period of one period T _{h of the} clock pulses, at the earliest in the period (2 ^n- 1) T _h after the counter resetting of the counter 6 with the synchronous gate pulse. Since this pulse, like the signals on all outputs of the counter 6, has both edges synchronous with the rising edges of the clock pulses, it is guaranteed that each auxiliary sampling pulse at the output of the product gate 7 will have a full width. The beginning of the generation of each of the synchronous gate pulses is always derived from the leading edge of the signal that arrives first at the trigger input 41 of the Synchronous gate pulses source 4 after the previous synchronous gate pulse has ended. This signal is supplied from output 21; sources 2 of the summary read signal and generated usually by logically summing the signals from the outputs of all amplifiers connected to the read heads in individual tracks. The changes of the logic level at the outputs 43 of the source 4 are synchronized by the clocking pulses of the clock pulses applied to the clock input 42, the duration of the unit level being fixed and given by the internal wiring of the source 4.

Jak je patrno z obr. 2, obsahuje zdroj 4 synchronních bránových impulsů podle vynálezu tři bistabilní klopné obvody 8,9 a 10, dva invertory 11' a 12, m-stupňový binární čítač 13 a součinové' hradlo 14. Prvý bistabilní klopný obvod 8 je nahazován signály přicházejícími na jeho nastavovací vstup 81 ze zdroje 2 sumárního čtecího signálu a signál na jeho výstupu 83 zůstává v jednotkové logické úrovni vždy do okamžiku vzniku nástupné hrany impulsu přiváděného na nulovací vstup 82 z výstupu 143 součinového hradla 14. Všechny tři bistabilní klopné obvody jsou zapojeny v kaskádě, takže výstup 83 prvého bistabilního klopného obvodu 8 je napojen na datový vstup 91 druhého bistabilního klopného obvodu 9 a výstup 93 druhého bistabilního klopného obvodu 9 je napojen na datový vstup 101 třetího bistabilního klopného obvodu 10, přičemž hodinové vstupy 92 a 102 druhého a třetího bistabilního klopného obvodu jsou společně s hodinovým vstupem 131 čítače 13 napojeny na výstup 31 zdroje 3 hodinových impulsů. Druhý bistabilní klopný obvod 9 je tedy;As can be seen from FIG. 2, the synchronous gate pulse source 4 according to the invention comprises three bistable flip-flops 8,9 and 10, two inverters 11 'and 12, an m-stage binary counter 13 and a product' gate 14. First bistable flip-flop 8 it is thrown by the signals coming to its setting input 81 from the source 2 of the summary read signal and the signal at its output 83 remains in the unit logic level until the rising edge of the pulse applied to the reset input 82 from the output 143 of the product gate 14 is generated. All three bistable flip-flops are connected in cascade so that the output 83 of the first bistable flip-flop 8 is connected to the data input 91 of the second bistable flip-flop 9 and the output 93 of the second bistable flip-flop 9 is connected to the data input 101 of the third bistable flip-flop 10. the second and third bistable flip-flops are together In parallel with the clock input 131, the counters 13 are connected to the output 31 of the 3 clock pulse source. Thus, the second bistable flip-flop 9 is;

nahozen vždy nástupnou hranou hodinového impulsu, který byl zdrojem 3 hodinových impulsů generován jako prvý po nahození prvého bistabilního klopného obvodu 8, a třetí bistabilní klopný obvod 10 nástupnou hranou následujícího hodinového impulsu. Výstup 104 třetího bistabilního klopného obvodu 10 je současně výstupem synchronních bránových impulsů. Šířku těchto impulsů určuje počet stupňů m čítače 13, délka periody T_h hodinových impulsů přiváděných na jeho hodinový vstup 131 a způsob napojení jeho výstupů 133—134 na vstupy 141—142 součinového hradla 14. V popisovaném příkladu zapojení uvedeném na obr. 2 jsou všechny výstupy čítače 13 napojeny na vstupy hradla 14 přímo. Čítání hodinových impulsů čítačem 13 je zahájeno vždy okamžitě po nahození třetího bistabilního klopného obvodu 10, jehož výstup 104 je napojen na nulovací vstup 132 čítače 13 přes invertor 12. Po načítání 2^m—1 hodinových impulsů přechází signál na výstupu 143 součinového hradla 14 do jednotkové logické úrovně a je tedy znulován prvý bistabilní klopný obvod 8. Nástupná hrana následujícího hodinového impulsu znuluje druhý bistabilní klopný obvod 9 a. vzápětí je znulován i třetí bistabilní klopný obvod 10, neboť výstup 93 klopného obvodu 9 je přes invertor 11 napojen na jeho nulovací vstup 103. Znulováním třetího bistabilního klopného obvodu 10 se zdroj 4 synchronních bránových impulsů dostává opět do výchozího stavu a je připraven k dalšímu spuštění čtecím signálem z výstupu 21 zdroje 2 sumárního čtecího signálu. Výhodou zdroje 4 synchronních bránových impulsů je zejména to, že současně slouží i jako zdroj dalších dvou důležitých signálů. Impulsů z výstupu 83 prvého bistabilního klopného obvodu 8 lze použít jako bránových impulsů pro ovládání hradel na vstupech do deskew-registru a impulsů z výstupu 143 součinového hradla 14 jako vzorkovacích ; impulsů určujících dobu, kdy je obsah deskew-registru v ustáleném stavu. Zdroj 4 synchronních bránových impulsů zapojený podle vynálezu má dále tu přednost, že jako celek je odolný vůči vzniku metastabilních stavů, které by měly vliv na tvar nebo opakovači periodu kteréhokoliv z výše zmíněných výstupních signálů.The first bistable flip-flop 8 and the third bistable flip-flop 10 are inserted first by the source of the 3 clock pulses. The output 104 of the third bistable flip-flop 10 is simultaneously the output of synchronous gate pulses. The width of these pulses is determined by the number of degrees m of the counter 13, the length of the period T _{h of the} clock pulses applied to its clock input 131, and the manner of connecting its outputs 133-134 to the inputs 141-142 of the product gateway 14. counter outputs 13 are connected directly to gate inputs 14. The counting of the clock pulses by the counter 13 is started immediately after the start of the third bistable flip-flop 10, whose output 104 is connected to the reset input 132 of the counter 13 via the inverter 12. After reading the 2 ^m -1 clock pulses The leading edge of the next clock pulse resets the second bistable flip-flop 9 and. The third bistable flip-flop 10 is also reset, since the output 93 of the flip-flop 9 is connected via its inverter 11 to its reset input. 103. By resetting the third bistable flip-flop 10, the synchronous gate pulse source 4 returns to its initial state and is ready to be triggered again by the read signal from the output 21 of the summary read signal source 2. The advantage of the source 4 of synchronous gate pulses is, in particular, that it also serves as a source of two other important signals. The pulses from the output 83 of the first bistable flip-flop 8 can be used as gate pulses to control the gates at the inputs to the deskew register and the pulses from the output 143 of the gate 16 as sampling; pulses specifying the time when the contents of the deskew register is at steady state. Furthermore, the synchronous gate pulse source 4 connected according to the invention has the advantage that, as a whole, it is resistant to the occurrence of metastable states that would affect the shape or repeating period of any of the above-mentioned output signals.

Zapojení znázorněné na připojených výkresech není jediným možným provedením vynálezu. Zapojení generátoru pomocných vzorkovacích impulsů podle obr. 1 lze doplnit o další obvody, které buď upravují nebo rozšiřují jeho funkci. Tak například do spoje mezi výstupem 43 zdroje 4 synchronních bránových impulsů a nulovacím vstupem 62 čítače 6 je možno vložit několikavstupové součtové hradlo, na jehož prvý vstup je přiváděn signál z výstupu 43 zdroje 4 synchronních bránových impulsů a na další vstupy signály, pomocí nichž lze libovolně omezit dobu generace pomocných vzorkovacích impulsů. Jinou takovou Úpravou může být například rozšíření součinového hradla 7 o vstupy pro další hodinové impulsy, pomocí kterých lze změnit šířku pomocných vzor‘207196 kovacích impulsů apod. Také příklad zapojení zdroje 4 synchronních bránových impulsů, uvedených na obr. 2, není jediným možným způsobem zapojení podle vynálezu. Zapojení znázorněné na obr. 2 je vhodné zejména pro případ, že pro šířku bránového impulsu je zvolena nejčastěji používaná hodnota T_o/2, kde T_o je průměrná hodnota periody vzorkovacích impulsů během čtení datové části záznamového bloku. Perioda T_h hodinových impulsů má pak hodnotu T_o/2ⁿ a počet stupňů m binárního čítače 13 je roven číslu n-1, kde n je počet stupňů binárního čítače 6. Jestliže má mít i šířka bránového impulsu hodnotu větší než T_o/2, musí být počet stupňů v obou čítačích týž, m = n,The circuitry shown in the accompanying drawings is not the only possible embodiment of the invention. The connection of the auxiliary sampling pulse generator according to Fig. 1 can be supplemented by other circuits that either modify or extend its function. For example, a multiple-input sum gate can be inserted into the junction between the output 43 of the synchronous gate pulse source 4 and the reset input 62 of the counter 6, the first input of which receives a signal from the output 43 of the synchronous gate pulse source 4 and reduce the generation time of the auxiliary sampling pulses. Another such modification can be, for example, the extension of the product gate 7 by inputs for additional clock pulses, by means of which the width of the auxiliary pattern pulses can be changed etc. Also the example of connection of the source 4 of synchronous gate pulses shown in Fig. 2 is not the only possible way according to the invention. The circuit shown in Fig. 2 is particularly useful in case the most commonly used value T _o / 2 is selected for the gate pulse width, where T _o is the average value of the sample pulse period during reading the data portion of the recording block. The period T of clock pulses _h has a value _of T / ^2n, and the number of stages m of the binary counter 13 is equal to the number n-1, where n is the number of binary counter stages is 6. If the cause pulse width of the gate is greater than a value _of T / 2 , the number of degrees in both counters must be the same, m = n,

Claims

SUBJECT

CLAIMS 1. An auxiliary sampling pulse generator in magnetic tape memory control units, characterized in that it comprises a source (4) of synchronous gate pulses, ¹ inverter (5), a n-stage binary counter (6) and a product gate (7), wherein the synchronous gate pulse source (4) is coupled by its trigger input (41) to the output (21) of the summary read signal source (2), its output (43) to the null input (62) of the n-stage binary counter (6) and clock input (42) to output (31) of clock source (3), to which is also connected input (51) of inverter (5) and clock input (61) of n-stage binary counter (6), the output (52) ) of the inverter (5) is connected to the first input (71) of the product gate (7), the outputs (63, ... 64) of the first to nth stage of the n-stage binary counter (6) are connected to the second to 1 -ln -the input (72, ... 73) product castle 1a (7) and the output (74) of the product gate (7) is the resulting output.

2. The connection of the auxiliary sampling pulse generator in the magnetic tape memory control units according to claim 1, characterized in that the source (4) of synchronous gate pulses comprises first, second and third bistable flip-flops (8, 9 and 10), first and second inverters. (11a and 12), the m-stage binary counter (13) and the product gate (14), and the connection between the counter 13 and the product gate 14 is adjusted by inserting inverters into some outputs of the counter 13. Also the sample pulse width can be adjusted by expanding the product gate 14 by other inputs connected to other outputs of the 3-hour pulse source. In order to obtain further pulses, suitable for their placement on the timeline, for example to reset the deskew register, etc., it is possible to extend the connection of the source 4 of synchronous gateways by additional product gates connected by their inputs to counter outputs 13 and to other outputs. clock impulses and possibly also output 143 of the product gate 14.

BACKGROUND OF THE INVENTION wherein the first bistable flip-flop (8) is coupled to its output (21) to the output (21) of the summary read signal source (2) and its output (83) to the data input (91) of the second bistable flip-flop (9) , the output (93) of the second bistable flip-flop (9) is connected to the data input (101) of the third bistable flip-flop (10) and to the input (111) of the first inverter (11) whose output (112) is connected to the reset input ( 103) of the third bistable flip-flop (10), the clock inputs (92, 102) of the second and third bistable flip-flops (9,10) are connected to the output (31) together with the clock input (131) of the m-stage binary counter (13) clock impulses (3), outputs (133, ... 134) of the first to m-th stage of the m-stage binary counter (13) are connected to the first to m-th input of the product gateway (14l, ... 142) 14), whose output (143) is connected to a reset input (82) of the first bistable flip-flop (8), and the reset input (132) of the m-stage binary counter (13) is coupled to the output (122) of the second inverter (12), the input (121) of the second inverter (12) to the output (104) of the third bistable flip-flop i (10), which is simultaneously the resulting output of the synchronous gate pulse source (4).