CS206702B1

CS206702B1 - Voltage comparating circuit

Info

Publication number: CS206702B1
Application number: CS790878A
Authority: CS
Inventors: Miroslav Rataj
Original assignee: Miroslav Rataj
Priority date: 1978-11-30
Filing date: 1978-11-30
Publication date: 1981-06-30

Description

(54) Napěťový komparační obvod ' Vynález se týká přesného napěťového komparačního obvodu, který vytváří při vstupním napětí menším, nebo větším oproti referenčnímu napětí kmitavý průběh napětí jako výsledný informační signál použitelný pro ovládání číslicových integrovaných obvodů TTL.(54) Voltage Comparison Circuit The present invention relates to a precision voltage comparison circuit that generates an oscillating voltage waveform as a resultant information signal useful for controlling digital integrated circuit TTL at an input voltage less than or greater than a reference voltage.

Četná elektronická zařízení potřebují komparační obvody pro sledování elektrických veličin, napětí nebo proudu. Komparační obvody při odlišení měřené veličiny od zvolené referenční meze napětí vytvářejí informační signály. V případě požadavku galvanického oddělení vstupních svorek spojených se zdrojem měřené veličiny a výstupem informačního signálu nastává technická obtížnost řešení a je nutné vytvářet složitá zapojení.Numerous electronic devices need comparator circuits to monitor electrical quantities, voltage or current. Comparative circuits produce information signals when the measured quantity is differentiated from the selected voltage reference limit. If there is a requirement for galvanic separation of input terminals connected to the source of the measured quantity and the output of the information signal, the technical difficulty of the solution arises and it is necessary to create complex wiring.

Tuto nevýhodu odstraňuje napěťový komparační obvod podle vynálezu, jehož podstatou je, že druhý výstup integrovaného obvodu stabilizátoru napětí, tvořený výstupem koncového stupně stejnosměrného diferenciálního zesilovače, je připojen na první vývod primárního vinutí transformátoru, jehož druhý vývod je spojen s prvním vývodem prvního sekundárního vinutí transformátoru a přes třetí odporový dělič, tvořený pátým odporem a šestým odporem, k zemnímu vývodu integrovaného obvodu stabilizátoru napětí, přičemž druhý vývod sekundárního vinutí transformátoru, je spojen s třetím vstupem, tj. s bází' tranzistoru omezovacího obvodu v integrovaném obvodu stabilizátoru napětí. Odbočka třetího odporového děliče je spojena se čtvrtým vstupem, tj. s emitorem tranzistoru omezovacího obvodu v integrovaném obvodu stabilizátoru napětí a druhé sekundární vinutí transformátoru je spojeno s výstupními svorkami.This disadvantage is overcome by the voltage comparator circuit of the present invention, wherein the second output of the integrated voltage stabilizer circuit, formed by the output stage of the DC differential amplifier, is connected to the first terminal of the transformer primary winding. and via a third resistor divider consisting of a fifth resistor and a sixth resistor to the ground terminal of the voltage stabilizer integrated circuit, the second terminal of the transformer secondary winding being coupled to the third input, i.e. the base of the limiting circuit transistor in the voltage stabilizer integrated circuit. The tap of the third resistive divider is connected to the fourth input, i.e. the emitter of the limiting circuit transistor in the voltage stabilizer integrated circuit, and the second secondary winding of the transformer is connected to the output terminals.

Zapojení podle vynálezu umožňuje jednoduchou realizaci přesného napěťového komparačního obvodu, dovolujícího provádět komparaci napětí s přesností jednoho mV, přičemž je zajištěno galvanické oddělení vstupní měřené veličiny a výstupu vytvořeného informačního signálu.The circuitry according to the invention allows a simple realization of a precision voltage comparator circuit, allowing a voltage comparison to be made with an accuracy of one mV, while the galvanic separation of the input measured quantity and the output of the generated information signal is ensured.

Na připojeném výkresu je nakresleno zapojení napěťového komparačního obvodu podle vynálezu.In the attached drawing, a circuit of a voltage comparator circuit according to the invention is shown.

Měřený zdroj 1 napětí je připojen mezi vstupní svorky 2, 3, mezi než je připojen ještě první odporový dělič, tvořený prvním odporem 4 a druhým odporem 5. Paralelně k druhému odporu 5 je připojen kondenzátorThe measured voltage source 1 is connected between the input terminals 2, 3, between which a first resistive divider consisting of a first resistor 4 and a second resistor 5 is connected. Parallel to the second resistor 5 a capacitor is connected

6. Integrovaný obvod 7 stabilizátoru napětí obsahuje přesný zdroj referenčního napětí, stejnosměrný diferenciální zesilovač s koncovým stupněm a obvod proudového omezení. Neinvertující vstup 73 stejnosměrného diferenciálního zesilovače integrovaného ob206702 vodu 7 je připojen na odbočku prvního odporového děliče. Na první, výstup 74 integrovaného obvodu 7 je vyveden vnitřní zdroj referenčního napětí, který je zapojen na druhý dělič, tvořený třetím odporem 8 a čtvrtým odporem 9. Odbočka druhého odporového děliče je připojena na invertující vstup 72 stejnosměrného diferenciálního zesilovače integrovaného obvodu 7. Druhý výstup 76 integrovaného obvodu 7, tvořeného výstupem koncového stupně stejnosměrného diferenciálního zesilovače, je napojen na jeden vývod primárního vinutí 101 transformátoru 10, jehož druhý vývod je spojen s prvním vývodem prvního sekundárního vinutí 102 a se zemním vývodem 75 integrovaného obvodu 7 přes třetí odporový dělič, tvořený pátým odporem 11 a šestým odporem 12. Druhý vývod prvního sekundárního vinutí 102 je spojen s třetím vstupem 710 integrovaného obvodu 7, tj. s bází tranzistoru vnitřního omezovacího Obvodu. Odbočka třetího odporového děliče je spojena se čtvrtým vstupem 71 integrovaného obvodu 7, tj. s emitorem tranzistoru vnitřního omezovacího obvodu. Napájení integrovaného obvodu 7 je zajištěno pomocí napěťového zdroje 15.6. The voltage stabilizer integrated circuit 7 includes an accurate reference voltage source, an output stage DC differential amplifier, and a current limiting circuit. The non-inverting input 73 of the DC differential amplifier of the integrated ob206702 water 7 is connected to the tap of the first resistive divider. An internal reference voltage source 74 is connected to the first output 74 of the integrated circuit, which is connected to a second divider formed by the third resistor 8 and the fourth resistor 9. The second resistor divider tap is connected to the inverting input 72 of the DC differential amplifier of the integrated circuit 7. 76 of the integrated circuit 7 formed by the output stage of the DC differential amplifier is connected to one terminal of the primary winding 101 of the transformer 10, the second terminal of which is connected to the first terminal of the first secondary winding 102 and to the ground terminal 75 of the integrated circuit 7 the second terminal of the first secondary winding 102 is connected to the third input 710 of the integrated circuit 7, i.e. the base of the transistor of the internal limiting circuit. The tap of the third resistive divider is connected to the fourth input 71 of the integrated circuit 7, i.e. the emitter of the transistor of the internal limiting circuit. Power to the integrated circuit 7 is provided by a voltage source 15.

Předpokládejme, že měřené napětí a útlumy prvního a druhého odporového děliče mají takové hodnoty, že neinvertující vstup 73 stejnosměrného diferenciálního zesilovače integrovaného obvodu 7 bude na menší napěťové úrovni než invertující vstup 72. Potom na druhém výstupu 76 bude malé výstupní napětí a úbytek napětí na pátém odporu 11 bude menší než hodnota napětí potřebná pro otevření přechodu báze—emitor tranzistoru omezovacího obvodu v integrovaném obvodu 7 a tento tranzistor bude nevodivý. V koncovém stupni stejnosměrného diferenciálního zesilovače a na transformátoru 10 nevzniknou žádné kmity a na výstupních svorkách 13, 14 bude nulové napětí.Suppose that the measured voltages and attenuations of the first and second resistive divisions have such values that the non-inverting input 73 of the DC differential amplifier of the integrated circuit 7 will be at a lower voltage level than the inverting input 72. the resistance 11 will be less than the voltage value required to open the base-emitter transition of the limiting circuit transistor in the integrated circuit 7 and the transistor will be non-conductive. There will be no oscillations at the DC stage of the DC differential amplifier and the transformer 10, and there will be zero voltage at the output terminals 13, 14.

Nyní předpokládejme, že měřené napětí vzroste na jistou kritickou hodnotu, při které je získán na výstupních svorkách 13, 14 napěťového komparačního obvodu kmitavý průběh napětí jako informační signál. Při této kritické hodnotě vstupního napětí dojde k převrácení původní napěťové nerovnováhy mezi neinvertujícím vstupem 73 a invertujícím vstupem 72 integrovaného obvodu 7 a na druhém výstupu 76 vzroste napětí. Vzroste též napětí na pátém odporu 11, je přestoupena potřebná hodnota pro otevření přechodu báze—emitor omezovacího tranzistoru v integrovaném obvodu 7. Tento tranzistor se stane vodivý a působením zpětné kladné vazby v okruhu. koncového stupně stejnosměrného diferenciálního zesilovače, transformátoru a tranzistoru omezovacího obvodu dojde k oscilacím. Na výstupních svorkách 13, 14 vznikne střídavý průběh napětí. Oscilace jsou v určitém velice malém napěťovém rozmezí závislé na napěťové nerovnováze mezi neinvertujícím vstupem 73 a invertujícím vstupem 72 integrovaného obvodu ”7'. Jakmile dojde ke snížení měřeného napětí pOd kritickou hodnotu napětí oscilace ustanou. Obvod prakticky nevykazuje napěťovou hyzterezi, tj. rozdílnou závislost nárůstu oscilací při růstu měřeného napětí v okolí zvolené kritické napěťové hodnoty oproti poklesu oscilací při poklesu měřeného napětí.Let us now assume that the measured voltage rises to a certain critical value at which an oscillating voltage waveform is obtained at the output terminals 13, 14 of the voltage comparator circuit as an information signal. At this critical input voltage value, the original voltage imbalance between the non-inverting input 73 and the inverting input 72 of the integrated circuit 7 is inverted and the voltage 76 increases at the second output 76. Also, the voltage at the fifth resistor 11 is increased, the necessary value for opening the base-emitter of the limiting transistor in the integrated circuit 7 is exceeded. This transistor becomes conductive and by the positive feedback in the circuit. The output stage of the DC differential amplifier, transformer and transistor of the limiting circuit will cause oscillations. An alternating voltage waveform is generated at the output terminals 13, 14. Oscillations are within a very small voltage range dependent on the voltage imbalance between the non-inverting input 73 and the inverting input 72 of the integrated circuit 7 '. As soon as the measured voltage pd decreases, the critical value of the oscillation voltage will cease. The circuit practically does not exhibit voltage hysteresis, ie a different dependence of the increase in oscillations when the measured voltage increases around the selected critical voltage value compared to the decrease in oscillations when the measured voltage drops.

Napěťový komparační obvod podle vynálezu je možno použít i pro hlídání podpětí, provede-li se záměna neinvertujícího vstupu 73 a invertují čího vstupu 72 integrovaného obvodu 7.The voltage comparator circuit according to the invention can also be used for undervoltage monitoring if the non-inverting input 73 is exchanged and the inverting input 72 of the integrated circuit 7 is inverted.

Claims

OBJECT OF THE INVENTION

A voltage comparator circuit whose first resistive divider is connected to the measured voltage source, the second resistive divider is connected to the reference voltage source, with between taps. a non-inverting and inverting differential amplifier input is connected to both dividers, characterized in that the second output (76) of the voltage stabilizer integrated circuit (7) formed by the output stage of the DC differential amplifier is connected to the first terminal of the primary winding (101) of the transformer (10) whose second terminal is connected to the first terminal of the first secondary winding (102) of the transformer (10) and through a third resistive divider consisting of a fifth resistor (11) and a sixth resistor (12) to the ground terminal (75) of the integrated circuit (7) a voltage stabilizer, wherein the second terminal of the secondary winding (102) of the transformer (10) is connected to a third input (710), i.e., the base of the limiting circuit transistor in the voltage stabilizer integrated circuit (7), (71), ie, the limiting circuit transistor emitter in the integrated circuit (71) 7) the voltage stabilizer and the second secondary winding (103) of the transformer (10) are connected to the output terminals (13, 14).