CS206702B1 - Napěťový komparační obvod - Google Patents

Description

(54) Napěťový komparační obvod ' Vynález se týká přesného napěťového komparačního obvodu, který vytváří při vstupním napětí menším, nebo větším oproti referenčnímu napětí kmitavý průběh napětí jako výsledný informační signál použitelný pro ovládání číslicových integrovaných obvodů TTL.

Četná elektronická zařízení potřebují komparační obvody pro sledování elektrických veličin, napětí nebo proudu. Komparační obvody při odlišení měřené veličiny od zvolené referenční meze napětí vytvářejí informační signály. V případě požadavku galvanického oddělení vstupních svorek spojených se zdrojem měřené veličiny a výstupem informačního signálu nastává technická obtížnost řešení a je nutné vytvářet složitá zapojení.

Tuto nevýhodu odstraňuje napěťový komparační obvod podle vynálezu, jehož podstatou je, že druhý výstup integrovaného obvodu stabilizátoru napětí, tvořený výstupem koncového stupně stejnosměrného diferenciálního zesilovače, je připojen na první vývod primárního vinutí transformátoru, jehož druhý vývod je spojen s prvním vývodem prvního sekundárního vinutí transformátoru a přes třetí odporový dělič, tvořený pátým odporem a šestým odporem, k zemnímu vývodu integrovaného obvodu stabilizátoru napětí, přičemž druhý vývod sekundárního vinutí transformátoru, je spojen s třetím vstupem, tj. s bází' tranzistoru omezovacího obvodu v integrovaném obvodu stabilizátoru napětí. Odbočka třetího odporového děliče je spojena se čtvrtým vstupem, tj. s emitorem tranzistoru omezovacího obvodu v integrovaném obvodu stabilizátoru napětí a druhé sekundární vinutí transformátoru je spojeno s výstupními svorkami.

Zapojení podle vynálezu umožňuje jednoduchou realizaci přesného napěťového komparačního obvodu, dovolujícího provádět komparaci napětí s přesností jednoho mV, přičemž je zajištěno galvanické oddělení vstupní měřené veličiny a výstupu vytvořeného informačního signálu.

Na připojeném výkresu je nakresleno zapojení napěťového komparačního obvodu podle vynálezu.

Měřený zdroj 1 napětí je připojen mezi vstupní svorky 2, 3, mezi než je připojen ještě první odporový dělič, tvořený prvním odporem 4 a druhým odporem 5. Paralelně k druhému odporu 5 je připojen kondenzátor

6. Integrovaný obvod 7 stabilizátoru napětí obsahuje přesný zdroj referenčního napětí, stejnosměrný diferenciální zesilovač s koncovým stupněm a obvod proudového omezení. Neinvertující vstup 73 stejnosměrného diferenciálního zesilovače integrovaného ob206702 vodu 7 je připojen na odbočku prvního odporového děliče. Na první, výstup 74 integrovaného obvodu 7 je vyveden vnitřní zdroj referenčního napětí, který je zapojen na druhý dělič, tvořený třetím odporem 8 a čtvrtým odporem 9. Odbočka druhého odporového děliče je připojena na invertující vstup 72 stejnosměrného diferenciálního zesilovače integrovaného obvodu 7. Druhý výstup 76 integrovaného obvodu 7, tvořeného výstupem koncového stupně stejnosměrného diferenciálního zesilovače, je napojen na jeden vývod primárního vinutí 101 transformátoru 10, jehož druhý vývod je spojen s prvním vývodem prvního sekundárního vinutí 102 a se zemním vývodem 75 integrovaného obvodu 7 přes třetí odporový dělič, tvořený pátým odporem 11 a šestým odporem 12. Druhý vývod prvního sekundárního vinutí 102 je spojen s třetím vstupem 710 integrovaného obvodu 7, tj. s bází tranzistoru vnitřního omezovacího Obvodu. Odbočka třetího odporového děliče je spojena se čtvrtým vstupem 71 integrovaného obvodu 7, tj. s emitorem tranzistoru vnitřního omezovacího obvodu. Napájení integrovaného obvodu 7 je zajištěno pomocí napěťového zdroje 15.

Předpokládejme, že měřené napětí a útlumy prvního a druhého odporového děliče mají takové hodnoty, že neinvertující vstup 73 stejnosměrného diferenciálního zesilovače integrovaného obvodu 7 bude na menší napěťové úrovni než invertující vstup 72. Potom na druhém výstupu 76 bude malé výstupní napětí a úbytek napětí na pátém odporu 11 bude menší než hodnota napětí potřebná pro otevření přechodu báze—emitor tranzistoru omezovacího obvodu v integrovaném obvodu 7 a tento tranzistor bude nevodivý. V koncovém stupni stejnosměrného diferenciálního zesilovače a na transformátoru 10 nevzniknou žádné kmity a na výstupních svorkách 13, 14 bude nulové napětí.

Nyní předpokládejme, že měřené napětí vzroste na jistou kritickou hodnotu, při které je získán na výstupních svorkách 13, 14 napěťového komparačního obvodu kmitavý průběh napětí jako informační signál. Při této kritické hodnotě vstupního napětí dojde k převrácení původní napěťové nerovnováhy mezi neinvertujícím vstupem 73 a invertujícím vstupem 72 integrovaného obvodu 7 a na druhém výstupu 76 vzroste napětí. Vzroste též napětí na pátém odporu 11, je přestoupena potřebná hodnota pro otevření přechodu báze—emitor omezovacího tranzistoru v integrovaném obvodu 7. Tento tranzistor se stane vodivý a působením zpětné kladné vazby v okruhu. koncového stupně stejnosměrného diferenciálního zesilovače, transformátoru a tranzistoru omezovacího obvodu dojde k oscilacím. Na výstupních svorkách 13, 14 vznikne střídavý průběh napětí. Oscilace jsou v určitém velice malém napěťovém rozmezí závislé na napěťové nerovnováze mezi neinvertujícím vstupem 73 a invertujícím vstupem 72 integrovaného obvodu ”7'. Jakmile dojde ke snížení měřeného napětí pOd kritickou hodnotu napětí oscilace ustanou. Obvod prakticky nevykazuje napěťovou hyzterezi, tj. rozdílnou závislost nárůstu oscilací při růstu měřeného napětí v okolí zvolené kritické napěťové hodnoty oproti poklesu oscilací při poklesu měřeného napětí.

Napěťový komparační obvod podle vynálezu je možno použít i pro hlídání podpětí, provede-li se záměna neinvertujícího vstupu 73 a invertují čího vstupu 72 integrovaného obvodu 7.

Claims (1)

1. PREDMET VYNÁLEZU

   Napěťový komparační obvod, jehož první odporový dělič je připojen na měřený zdroj napětí, druhý odporový dělič je připojen na zdroj referenčního napětí, přičemž mezi odbočky. obou děličů je zapojen neinvertující a invertující vstup diferenciálního zesilovače, vyznačený tůn, že druhý výstup (76) integrovaného obvodu (7) stabilizátoru napětí, tvořený výstupem koncového stupně stejnosměrného diferenciálního zesilovače, je připojen na první vývod primárního vinutí (101) transformátoru (10), jehož druhý vývod je spojen s prvním vývodem prvního sekundárního vinutí (102) transformátoru (10) a přes třetí odporový dělič, tvořený pátýan“odporem (11) a šestým odporem (12), k zemnímu vývodu (75) integrovaného obvodu (7) stabilizátoru napětí, přičemž druhý vývod sekundárního vinutí (102) transformátoru (10) je spojen s třetím vstupem (710), tj. s bází tranzistoru omezovacího obvodu v integrovaném obvodu (7) stabilizátoru napětí, přičemž odbočka třetího odporového děliče je spojena se čtvrtým vstupem (71), tj. s emitorem tranzistoru omezovacího obvodu v integrovaném obvodu (7) stabilizátoru napětí a druhé sekundární vinutí (103) transformátoru (10) je spojeno s výstupními svorkami (13, 14).