CS206462B1 - Zapojení pro přenos dat mezi analogově číslicovým převodníkem a vyhodnocovacím zařízením - Google Patents

Abstract

Zapojení pro přenos dat mezi analogově číslicovým převodníkem a vyhodnocovacím zařízením* V propojovacím obvodu interface je zapojeno alespoň po jedné komunikační jednotce sestávající z vysílačů a z přijímačů. Adresový sériový výstup vysílače je spojen s adresovým vstupem přijímače. Výstup signálu o Ukončení převodu adresové informace sériového tvaru na paralelní je zapojen na pomocný vyrovnávací registr a na dva sériově spojené monistabilní multivibrátory. Výstup signálu o ukončení příjmu dat z přijímače dat a výstup porovnávacího signálu parity z přijímače dat jsou zapojeny na vstupy součinového Členu. Jeho výstup je spojen se vstupem pro převedení informace z výstupu alespoň jednoho přijímače dat na informační vstupy vyhodnocovacího zařízení.

Description

(54) Zapojení pro přenos dat mezi analogově číslicovým převodníkem a vyhodnocovacím zařízením

Zapojení pro přenos dat mezi analogově číslicovým převodníkem a vyhodnocovacím zařízením*

V propojovacím obvodu interface je zapojeno alespoň po jedné komunikační jednotce sestávající z vysílačů a z přijímačů.

Adresový sériový výstup vysílače je spojen s adresovým vstupem přijímače. Výstup signálu o Ukončení převodu adresové informace sériového tvaru na paralelní je zapojen na pomocný vyrovnávací registr a na dva sériově spojené monistabilní multivibrátory.

Výstup signálu o ukončení příjmu dat z přijímače dat a výstup porovnávacího signálu parity z přijímače dat jsou zapojeny na vstupy součinového Členu. Jeho výstup je spojen se vstupem pro převedení informace z výstupu alespoň jednoho přijímače dat na informační vstupy vyhodnocovacího zařízení.

206 462

Vynález se týká zapojení pro přenos dat mezi analogově číslicovým převodníkem : opatřeným analogovým přepínačem kanálů a vyhodnocovacím zařízením, jímž může být například počítač, měřicí ústředna nebo specielní logický a vyhodnocovací obvod.

Analogový přepínač kanálů rozšiřuje oblast užití analogově číslicového převodníku, přepíná dle zvolené adresy příslušný analogový kanál. Po přepnutí analogového kanálu je logickým signálem startován analogově číslicový převodník.

Adresovací signál pro analogový přepínač a startovací signál jsou vysílány vyhodnocovacím zařízením pro sběr dat. Po skončení převodu je na číslicovém výstupu analogově číslicového převodníku číslicový signál, logický signál udávající konec převodu i číslicový signál analogově číslicového převodníku je pak zpracován ve vyhodnocovacím zařízení.

Podstatnou nevýhodou vpředu uvedeného uspořádání je velký počet propojovacích vodičů mezi vyhodnocovacím zařízením a analogově číslicovým převodníkem. Například pro připojení analogově číslicového převodníku o 16 analogových vstupních kanálech je zapotřebí pro adresování 4 vodičů, při 16 bitovém převodníku pak 16 vodičů pro číslicový signál, 1 vodič pro startovací impuls a 1 vodič pro údaj o konci převodu, tedy celkem 22 vodičů. Při propojování vzdálenosti desítky až stovky metrů v průmyslovém prostředí jde o citelnou nevýhodu. Přitom není počítána kontrola z správnosti přenosů!.

Uvedené nedostatky v podstatě odstraňuje zapojení pro přenos dat podle vynálezu, jehož podstata-spočívá v tom, že v propojovacím obvodu interface je zapojeno alespoň pe jedné komunikační jednotce sestávajících z vysílačů' opatřených vyrovnávacím registrem a převodníkem paralelního tvaru informace na tvar sériový a z přijímačů opatřených převodníky přijatého sériového tvaru informace na tvar paralelní a porovnávacím členem parity, zapojených na obvodu jednotných hodinových impulsů, přičemž adresový sériový výstup alespoň jednoho adresového vysílače, jehož paralelní vstupy jsou spojeny s adresovými výstupy vyhodnocovacího zařízení je spojen s adresovým vstupem alespoň jednoho adresového přijímače, jehož paralelní adresové výstupy jsou. přes pomocný vyrovnávací registr spojeny s adresovými vstupy analogového přepínače kanálů analogově číslicového převodníku. Výstup signálu o ukončení převodu adresové informace sériového tvaru na paralelní v adresovém přijímači je zapojen na pomocný vyrovnávací registr^ a na dva sériově spojené monostabilní multivibrátory, jejichž výstup je zapojen naeftartovací vstup analogově číslicového převodníku. Číslicové výstupy a startovací výstup analogově číslicového převodníku jsou spojeny se vstupy aléspoň jednoho vysílače dat a jeho sériový výstup je spojen alespoň s jedním přijímačem dat* jehož paralelní výstupy jsou spojeny s informačními vstupy vyhodnocovacího zařízení a výstup signálu o ukončení příjmu dat alespoň jednoho přijímače dat a výstup porovnávacího signálu parity alespoň z jednoho přijímače dat jsou zapojeny na vstupy součinového členu, jehož výstup je spojený se vstupem pro převedení informace z výstupu alespoň jednoho přijímače dat na informační vstupy vyhodnocovacího zařízení,,

Při zapojení podle vynálezu pro přenos uvedený příkladem vpředu dostačí 3 propojovací vodiče a kromě toho je prováděna kontrola na správnost přenosu paritou. Příklad zapojení podle vynálezu je dále popsán s pomocí připojeného výkresu. Mezi vyhodnocovacím zařízením VZ na jedné a analogově číslicovým převodníkem

A/o na druhé straně přenosu je zapojen propojovací obvod vytvořený z navzájem propojených komunikačních jednotek typu UART, tj. polovodičových obvodů velké integrace pro osmibitové přenosy informací. Každá komunikační jednotka typu UART sestává ze dvou samostatných částí a to z vysílače a z přijímače. Vysílač obsahující vyrovnávací registr a převodník vytváří z paralelní informace informaci v sériové formě a přijímač obsahující porovnávací Člen pro vyhodnocení parity a převodník vytváří z přijaté sériové formy formu paralelní.

Pro přenos dat analogového číslicového převodníku o 16 analogových vstupních kanálech, jak bylo příkladem vpředu-uvedeno, je na obou stranách přenosu použito po dvou komuniakčních jednotkách typu UART řízených jednotně hodinovými impulsy.

Na straně vyhodnocovacího zařízení VZ je z vysílačů VI a V2 provozně využit jen vysílač adres VI, zatímco jsou využity oba přijímače dat PÍ a P2. Na straně analogově číslicového převodníku je tomu naopak, neboí je využit jeden z přijímačů P1M a P2M a to adresový přijímač P1M a oba číslicové vysílače VÍM a V2M. Při větším počtu analogových kanálů a použití více než 16 bitového analogově číslicového převodníku by se zvětšil úměrně, počet komunikačních jednotek na obou stranách přenosu. Jejich paralelní připojení k zapojení komunikačních jednotek dále v příkladu vysvětlených je nasnadě.

-- Při požadavku získání informace z některého analogového kanálu 1 až 16 dává vyhodnocovací zařízení VZ adresu příslušného analogového kanálu v paralelní formě a současně vyšle startovací signál. Tento signál převede paralelní formu adresy do vyrovnávacího registru adresného vysílače VI a zahájí převod adresové informace paralelní formy na sériovou. Výstup adresového vysílače VI je vodivě spojen s adresovým přijímačem P1M na straně analogově číslicového převodníku A/č, kde je adresa přijatá v sériové formě převedena na formu paralelní. Po skončení převodu je signálem z adresového přijímače P1M přenesena paralelní adresní informace na pomocný vyrovnávací registr R spojený s analogovým přepínačem AM analogových vstupních kanálů 1 až 16. Analogový přepínač AM zajišíuje přepnutí odpovídajícího analogového napětí z adresovaného analogového kanálu 1 až 16 analogově číslicový převodník A/ě. Signál o skončení převodu přijaté sériové informace a v adresovém přijímači P1M na paralelní tvar spouští monostabilní muitivibrátor Ml, který vytváří impuls, jehož šířka odpovídá době ustálení analogového přepínače AM.

Výstup tohoto monostabilního mulrivibrátoru Ml je spojen se vstupem startovacího monostabilního multivibrátoru M2, jehož impuls startuje analogově číslicový převodník A/č a zahajuje převod analogového napětí Ux na číslicovou hodnotu.

Po skončení převodu je na výstupu o ukončení převodu zakončovací impuls, který přenese paralelní číslicovou informaci na vysílače dat VÍM a V2M.. Po převedení paralelního tvaru číslicové informace se vodiči přenese serioVý tvar číslicové informace na přijímače dat PÍ a P2. Po převodu přijaté sériové informace na její paralelní tvar jsou signály na výstupech přijímačů dat PÍ a P2 vedeny na vstupy součinového členu S. Současně je v porovnávacím členu přijímačů dat PÍ a P2 provedena kontrola na.paritu a výsledné signály jsou vedeny na další dva vstupy součinového členu S, Na výstupu součinového členu, je logický signál DAV potvrzující ukončení příjmu informace a její platnost,, Tento signál je přiveden na vstup vyhodnocovacího zařízení VZ a převádí paralelní informaci do registrů vyhodnocovacího zařízení VZ.

V případě chybné parity nebo v případě nesprávného časového průběhu v sériově přijaté informaci není na výstupu součinového členu S signál DAV o ukončení platného příjmu informace. Následkem toho by se proces získání informace zastavil a bylo by potřeba hledat ohybu. Při praktických aplikacích však většinou nevadí, jestliže jeden údaj, který byl znehodnocen informačně, například následkem rubení apod., z vyhodnocovacího cyklu vypadává. Proto je zapojení pro přenos dat doplněno obvodem rámcové synchronizace, jehož účelem je zakončit měřicí cyklus v případě, že je informace neplatná. Táto informace ovšem není vyhodnocovacím zařízením VZ přijatá. Obvod rámcové synchronizace je vytvořen pomocí multivibrátorů M3 a M4. Multivibrátor M3 vytváří impuls odpovídající maximální délce měřicího cyklu. Multivibrátor M4 je pouze pomocný a vytváří rámcový zakončovací impuls DAVR. Startovací výstup vyhodnocovacího zařízení VZ je spojen se vstupem monostabilního multivibrátoru M3» který vytváří impuls větší nebo rovný délce měřicího cyklu. Měřicí cyklus začíná vysláním startovacího impulsu vyhodnocovacím zařízením VZ a končí vysláním zakončovacího impulsu DAV z výstupu součinového členu S. Výstup součinového členu S je spojen s nulovacími vstupy obou multivibrátorů M3 a M4. Impuls DAV je nuluje. V případě, že po době měřicího cyklu není vyslán signál DAV, je v činnosti multivibrátor Mg, u kterého skončení impulsu synchronizuje pomocný multivibrátor M4. který vysílá impuls DAVR do vyhodnocovacího zařízení VZ.

Zapojení podle vynálezu bylo přezkoušeno v řadě zapojení v provozu s analogově číslicovým převodníkem 16 bitovým, z toho 13 bitů informačních, znaménko .plus, bity pro logické stavy . Analogový bit 16 kanálový adresovaný čtyřmi bity.

Doba převodu včetně přepnutí kanálu je 20 ms, přenosová rychlost 1200 Bd, což vyžaduje na přenesení adresy a příjem číselného údaje dobu asi 17 ms.

Claims (2)

1. PŘEDMĚT VY NÁLEZU

   1. Zapojení pro přenos dat mezi analogově číslicovým převodníkem a vyhodnocova4 cím zařízením, například počítačem, měřicí ústřednou a podobně, vyznačené tím, že v propojovacím obvodu interface je zapojeno alespoň po jedné komunikační

   - jednotce sestávajících z vysílačů (VI, V2, VÍM, V2M) opatřených vyrovnávacím registrem a převodníkem paralelního tvaru informace na tvar sériový a z přijímačů (Pl, P2, P1M, P2M) opatřených převodníky přijatého sériového tvaru informace na tvar paralelní a porovnávacím členem parity, zapojených na obvody (H) jednotných hodinových impulsů, přičemž adresový sériový výstup alespoň jednoho adresového vysílače (VI), jehož paralelní vstupy jsou spojeny s adresovými výstupy vyhodnocovacího zařízení (VZ) je spojen s adresovým vstupem alespoň jednoho adresového přijímače (P1M), jehož paralelní adresové výstupy jsou přes pomocný vyrovnávací registr (R) spojeny s adresovými vstupy analogového přepínače (AM) kanálů analogově číslicového převodníku (Á/č), výstup signálu o ukončení převodu adresové informace sériového tvaru na paralelní v adresovém přijímači (P1M) je zapojen na pomocný vyrovnávací registr (R) a na dva sériově spojené monostabilní multivibrátory (Ml, M2), jejichž výstup je zapojen na ' startovací vstup analogově číslicového převodníku (A/č), číslicové výstupy a startovací výstup analogově číslicového převodníku (A/δ) jsou spojeny se vstupy alespoň jednoho vysílače dat (VÍM, V2M) a jeho sériový výstup je spojen alespoň s jedním přijímačem dat (Pl, P2), jehož paralelní výstupy jsou spojeny s informačními vstupy vyhodnocovacího zařízení (VZ) a výstup signálu o ukončení příjmu dat alespoň jednoho přijímače dat (Pl, P2) a výstup porovnávacího signálu parity alespoň z jednoho přijímače dat (Pl,. P2) jsou zapojeny na vstupy součinového členu (S), jehož výstup je spojený se vstupem pro převedení informace z výstupu alespoň jednoho přijímače dat (Pl, P2) na informační vstupy vyhodnocovacího zařízení (VZ)₀
2. 2₀ Zapojení podle bodu 1, vyznačené tím, že k adresovému výstupu vyhodnocovacího zařízení (VZ) je zapojen multivibrátor (M3), jehož výstup je připojen na vstup pomocného multivibrátoru (M4) a jehož výstup je zapojen zxa vstup o ukončení přenosu vyhodnocovacího zařízení (VZ), přičemž oba multivibrátory jsou zapojeny na nulovací výstup součinového členu (S).