CS205641B1 - Connection for the control of the distribution devices of the high voltage - Google Patents

Connection for the control of the distribution devices of the high voltage Download PDF

Info

Publication number
CS205641B1
CS205641B1 CS868178A CS868178A CS205641B1 CS 205641 B1 CS205641 B1 CS 205641B1 CS 868178 A CS868178 A CS 868178A CS 868178 A CS868178 A CS 868178A CS 205641 B1 CS205641 B1 CS 205641B1
Authority
CS
Czechoslovakia
Prior art keywords
input
resistor
circuit
capacitor
flop
Prior art date
Application number
CS868178A
Other languages
Czech (cs)
Inventor
Vaclav Krauer
Rudolf Mueller
Original Assignee
Vaclav Krauer
Rudolf Mueller
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vaclav Krauer, Rudolf Mueller filed Critical Vaclav Krauer
Priority to CS868178A priority Critical patent/CS205641B1/en
Publication of CS205641B1 publication Critical patent/CS205641B1/en

Links

Landscapes

  • Electronic Switches (AREA)
  • Inverter Devices (AREA)

Description

Vynález se týká zapojení na ovládání rozvodných zařízení vysokého napětí.BACKGROUND OF THE INVENTION 1. Field of the Invention The invention relates to a circuit for controlling high-voltage distribution devices.

Známé ovládací obvody rozvodných zařízení vysokého napětí používají k vytváření logických funkoí blokovacích podmínek sériově nebo paralelně řazených kontaktů pomocných a jističích relé, případně koncových vypínačů poloh a signálních kontaktů pohonu spínače a jeho střádače. Nevýhodou těohto ovládacích obvodů, jakož i jim příslušných návěstních obvodů, je jejich náročnost na prostor, praonost při montáži a značná spotřeba silových propojováních vodičů.Known control circuits of high-voltage distribution devices use auxiliary and circuit breaker contacts, eventually limit switches and signal contacts of the switch drive and its accumulator to create the logic functions of the blocking conditions of the series or parallel-connected contacts of the relay. The disadvantages of these control circuits, as well as their associated signaling circuits, are their space requirements, the ease of assembly and the considerable consumption of power interconnections.

Uvedené nevýhody odstraňuje zapojení na ovládání rozvodných zařízení vysokého napětí podle vynálezu, jehož podstatou je, že vypínací strana prvního přepínače je připojena jednak na první vstup prvního dvouvstupového obvodu typu negace logického součtu, jednak přes první odpor na kladný pól zdroje elektrické energie, přepínací kontakt prvního přepínače je připojen na nulový potenciál, kdežto jeho zapínací kontakt je připojen jednak na druhý vstup druhého dvouvstupového obvodu typu negace logického součtu, jednak přes druhý odpor na kladný pól zdroje elektrické energie, výstup prvního dvouvstupového obvodu je připojen na první vstup druhého dvouvstupového obvodu typu negace logického součtu, dále na první, čtvrtý a pátý vstup prvního pětivstupového obvodu typu negace logického součtu, jehož výstup je připojen jednak přes první kondensátor na vývod pro připojení in205 641The above-mentioned disadvantages are eliminated by the circuit for the control of high-voltage distribution devices according to the invention, which is based on the fact that the switch-off side of the first switch is connected to the first input of the first two-input logical sum negation circuit. the switch is connected to zero potential, while its make contact is connected both to the second input of the second two-input circuit of negation of logic sum, and through the second resistor to the positive pole of the power supply. to the first, fourth and fifth inputs of the first five-input circuit of the negation of the logical total whose output is connected via the first capacitor to the in205 641 connection

205 641 integrační kapacity téhož obvodu, jednak přes třináctý kondensátor na třetí vstup prvního pčtivstupového obvodu typu negaoe logického součinu, který je připojen jednak přes osmý odpor na nulový potenciál, výstup druhého dvouvstupového obvodu typu negaoe logického součtu je připojen na druhý vstup prvního dvouvstupového obvodu typu negace logického součtu, druhý vstup prvního pětivstupového obvodu typu negace logického součinu je připojen jednak na katodu první Zenerovy diody, jejíž anoda je připojena na nulový potenciál, jednak přes sedmý odpor na katodu první světelné diody, jejíž anoda je připojena na kladný pól zdroje elektrické energie, jednak tvoří současně devátý vstup zapojení, připojitelný na řídicí jednotku, druhý vstup prvního pětivstupového obvodu typu negace logického součtu je připojen jednak přes šestý odpor na kladný pól zdroje elektrické energie, jednak na katodu třetí Zenerovy diody, jejíž anoda je připojena na nulový potenciál, jednak přes pátý odpor na vývod, který tvoří současně první vstup zapojení, připojitelný na řídicí jednotku, třetí vstup prvního pětivstupového obvodu typu negace logického součtu je připojen jednak přes čtvrtý odpor na kladný pól zdroje elektrické energie, jednak na katodu druhé Zenerovy diody, jejíž anoda je připojena na nulový potenciál, jednak přes třetí odpor na vývod, který tvoří současně druhý vstup zapojení, připojitelný na řídicí jednotku, čtvrtý vstup prvního pětivstupového obvodu typu negace logického součinu je připojen jednak přes čtyřicátý první odpor na kladný pól zdroje elektrické energie, jednak na třetí vstup druhého pětivstupového obvodu typu negaoe lógiokého součtu a tvoří současně pátý vstup zapojení, připojitelný na řídicí jednotku, výstup prvního pětivstupového obvodu typu negaoe logického součinu je připojen jednak přes druhý kondensátor na vývod pro připojení integrační kapacity téhož obvodu, jednak na vstup druhého spouětěcího signálu prvního monostabilního klopného obvodu, jehož vstup prvního spouštěcího signálu je připojen na kladný pól zdroje elektrické energie a jeho vstupy třetího a čtvrtého spouštěcího signálu na nulový potenciál, první vstup pro připojení časovacího členu prvního monostabilního klopného obvodu je spojen přes jedenáctý odpor s druhým vstupem pro připojení časovacího členu téhož obvodu, přičemž druhý vstup pro připojení časovacího členu je připojen přes třetí kondensátor na nulový potenciál, výstup prvního monostabilního klopného obvodu je připojen na katodu čtvrté Zenerovy diody, jejíž anoda je připojena přes dvanáctý odpor na vstup zesilovače s transistory v Darlingtonově zapojení, jehož výstup tvoří současně první výstup zapojení, připojitelný na cívku zapínacího ělektromagnetu spínače vysokého napětí, vývody prvního monostabilního klopného obvodu pro změnu funkce obvodu jsou navzájem propojeny, nulovaoí vstup prvního monostabilního klopného obvodu je připojen jednak na nulovaoí vstup druhého monostabilního klopného obvodu, jednak přes čtrnáctý odpor na kladný pól zdroje elektrické energie, jednak přes pátý kondensátor na nulový potenciál, jednak na nulovací vstup klopného obvodu typu J-K, jednak přes desátý odpor a jemu do serie zapojený první spínač se zapínaoím kontaktem na nulový potenciál, vývod pro připojení integrační kapaoity prvního monostabilního obvodu je připojen přes čtvrtý kondesátor na nulový potenciál, vypínací strana druhého přepínače je připojena jednak na první vstup třetího dvouvstupového obvodu typu negace logického součtu, jednak přes sedmnáctý odpor na kladný pól zdroje elektrloké energie, přepínací kontakt druhého přepínače je připojen na nulový poten·205 641 integration capacities of the same circuit, through the thirteenth capacitor to the third input of the first five-input circuit of the negaoe logic product, which is connected via the eighth resistor to zero potential, the output of the second two-input circuit of the negaoe logical sum type logic sum negation, the second input of the first 5-input logic product negation circuit is connected both to the cathode of the first Zener diode whose anode is connected to zero potential and through the seventh resistor to the cathode of the first light diode whose anode is connected to the positive pole , the second input of the first five-input circuit of the type of negation of logical sum is connected on the one hand through the sixth resistor to the positive pole of the power supply, on the other hand to the cathode of the third Zener d the anode whose anode is connected to zero potential, on the one hand through the fifth resistor to the terminal, which simultaneously forms the first wiring input connectable to the control unit, the third input of the first five-input logic sum negation circuit is connected via the fourth resistor to the positive pole , on the cathode of the second Zener diode, whose anode is connected to zero potential, on the other hand through a third resistor to the terminal, which is also the second wiring input connectable to the control unit, the fourth input of the first five input resistance to the positive pole of the power supply, on the one hand to the third input of the second five-input circuit of the negaoe logical sum type and at the same time forming the fifth wiring input connectable to the control unit; through the second capacitor to the terminal for connecting the integration capacity of the same circuit, and second input of the first start signal of the first monostable flip-flop, whose input of the first start signal is connected to the positive pole of the power supply and its inputs of the third and fourth start signals the timing member input of the first monostable flip-flop is connected via an eleventh resistor to a second timing member input of the same circuit, the second timing member input is connected via a third capacitor to zero potential, the output of the first monostable flip-flop is connected to the fourth cathode Zener diodes, the anode of which is connected via a twelfth resistor to the input of an amplifier with transistors in Darlington connection, whose output is also the first connection output, connectable to the coil High voltage switch solenoid, the first monostable flip-flop circuits are connected to each other, the reset of the first monostable flip-flop is connected to the zero input of the second monostable flip-flop, and through the fourteenth resistor to the positive pole of the power supply, and through the fifth capacitor to the zero potential, first to the reset input of the JK flip-flop, on the other hand through the 10th resistor and connected in series to the first switch with NO contact closing, the output for connecting the integration capaoity of the first monostable circuit is connected through the fourth capacitor to zero potential the second switch is connected both to the first input of the third two-input circuit of the type of negation of logical sum, and also through the seventeenth resistor to the positive pole of n to zero potency ·

205 041 ciál, kdežto jeho zapinací kontakt je připojen jednak na druhý vstup čtvrtého dvouvstupového obvodu typu negace logického součtu, jednak přes osmnáctý odpor na kladný pól zdroje elektrické energie, výstup třetího dvouvstupového obvodu typu negace logického součtu je připojen jednak na první vstup čtvrtého dvouvstupového obvodu typu negace logického součtu, jednak na první vstup druhého pětivstupového obvodu typu negace logického součtu, jehož výstup je připojen jednak přes šestý kondesátor na vývod pro připojení integrační kapacity téhož obvodu, jednak přes sedmnáctý kondexxsátor na první, druhý, třetí a čtvrtý vstup druhého pštivstupového obvodu typu negace logického součinu, jež jsou připojeny jednak přes devátý odpor na nulový potenciál, jednak na katodu druhé diody, jejíž anoda je připojena na nulový potenciál, výstup čtvrtého dvouvstupového obvodu typu negace logického součtu je připojen na druhý vstup třetího dvouvstupového obvodu typu negace logického součtu, druhý vstup druhého pětivstupového obvodu typu negace logického součtu je připojen jednak na katodu šesté Zenerovy diody, jejíž anoda je připojena na nulový potenciál, jednak přes dvacátý čtvrtý odpor na vývod, který tvoří současně třetí vstup zapojení, připojitelný na řídicí jednotku, čtvrtý vstup druhého pětivstupového obvodu typu negace logického součtu je připojen jednak přes devatenáctý odpor na kladný pól zdroje elektrické energie, jednak na katodu páté Zenerovy diody, jejíž anoda je připojena na nulový potenciál, jednak přes dvacátý třetí odpor na vývod, který tvoří současně čtvrtý vstup zapojení, připojitelný na řídicí jednotku, pátý vstup druhého pětivstupového obvodu typu negace logického součtu je připojen jednak přes dvacátý sedmý odpor na kladný pól zdroje elektrické energie, jednak na anodu třetí diody, jejíž katoda je připojena na první vstup prvního pětivstupového obvodu typu negace logického součinu a na nulový výstup klopného obvodu typu J-K, který je přes dvacátý první kondensátor spojen s druhým vývodem pro připojení integrační kapacity téhož obvodu, pátý vstup druhého pětivstupového obvodu typu negace logického součtu je dále připojen přes čtrnáctý kondensátor, patnáctý kondensátor a dvacátý pátý odpor v sérii, jednak na druhý vstup prvního dvouvstupového obvodu typu negace logického součinu, jednak na pátý vstup prvního pětivstupového obvodu typu negace logického součinu, jednak na první vstup druhého dvouvstupového obvodu typu negace logického součinu, jednak na výstup druhého invertoru, spojený přes jedenáctý kondensátor na vývod pro připojení integrační kapacity, pátý vstup druhého pětivstupového obvodu typu negace logického součinu je připojen jednak na katodu sedmé Zenerovy diody, jejíž anoda je připojena na nulový potenciál, jednak přes dvacátý šestý odpor na katodu druhé světelné diody, jejíž anoda je připojena na kladný pól zdroje elektrické energie a tvoří současně desátý vstup zapojení, připojitelný na řídicí jednotku, výstup druhého pětivstupového obvodu typu negace logického součinu je připojen jednak přes sedmý kondensátor na vývod pro připojení integrační kapacity, jednak na vstup druhého spouštěcího signálu druhého monostabilního klopného obvodu, jehož vstup prvního spouštěcího signálu je připojen na kladný pól zdroje elektrické energie, kdežto jeho vstupy třetího a čtvrtého spouštěcího signálu jsou připojeny na nulový potenciál, první vstup pro připojení časovacího členu druhého monostabilního klopného obvodu je spojen přes dvacátý devátý odpor s druhým vstupem přo připojení časovacího členu téhož obvodu, přičemž druhý vstup pro připojení časovacího členu je připojen205 041 cial, while its make contact is connected both to the second input of the fourth two-input logic sum negation circuit, and through the eighteenth resistor to the positive pole of the power supply, the output of the third two-input logical sum negation circuit logic sum negation type, to the first input of the second 5-input circuit of the logic sum negation type, the output of which is connected via the sixth condenser to the connection for integration capacity of the same circuit, and through the seventeenth condexxsator to the first, second, third and fourth inputs of the logic product negation type, which are connected both through the ninth resistor to zero potential, and to the cathode of the second diode, whose anode is connected to zero potential, the output of the fourth two-input the second input of the third two-input logic sum negation circuit, the second input of the second five-input logic sum negation circuit is connected both to the cathode of the sixth Zener diode whose anode is connected to zero potential and through the twenty-fourth resistor to the terminal , connectable to the control unit, the fourth input of the second 5-input logic sum negation circuit is connected via the nineteenth resistor to the positive pole of the power supply, and to the cathode of the fifth Zener diode, whose anode is connected to zero potential; , which simultaneously forms the fourth wiring input, connectable to the control unit, the fifth input of the second five-input logic sum negation circuit is connected via the 27th resistor to the positive pole of the power supply and to the anode of the third diode, the cathode is connected to the first input of the first 5-input logic product negation circuit and to the zero output of the JK flip-flop which is connected via the twenty-first capacitor to the second terminal for connecting the integration capacity of the same circuit; connected via the fourteenth capacitor, the fifteenth capacitor and the twenty-fifth resistor in series, to the second input of the first two input logic product negation circuit, to the fifth input of the first five input logic product negation circuit, and to the first input of the second two input logical product negation circuit , on the one hand to the output of the second inverter connected via the eleventh capacitor to the terminal for connection of the integration capacity, the fifth input of the second five-input circuit of the negation of the logic product is connected to the cathode of the seventh Zener diode. the anode is connected to zero potential, on the one hand through the twenty-sixth resistor on the cathode of the second light-emitting diode, whose anode is connected to the positive pole of the power supply and simultaneously form the tenth wiring input connectable to the control unit; on the one hand through the seventh capacitor on the terminal for connection of the integration capacity, on the other hand on the input of the second trigger signal of the second monostable flip-flop whose input of the first trigger signal is connected to the positive pole of the power source; a first input for connecting a timing member of the second monostable flip-flop is connected via a twenty-ninth resistor to a second input for connecting a timing member of the same circuit, the second input for connecting a timing member nu is connected

209 041 přes osmý kondensátor na nulový potenciál, výstup druhého monostabilního obvodu je připojen na katodu osmé Zenerovy diody, jejíž anoda je připojena přes patnáctý odpor na vstup dalšího zesilovače s transistory v Darlingtonově zapojení, jehož výstup tvoří současně druhý výstup zapojení, připojitelný na cívku vypínacího elektromagnetu, vývody druhého monostabilního klopného obvodu pro změnu funkce obvodu jsou navzájem propojeny, vývod pro připojení integrační kapacity druhého monostabilního klopného obvodu je připojen přes devátý kondensátor na nulový potenciál, vstup prvního invertoru je připojen jednak přes dvacátý první odpor na kladný pól zdroje elektrické energie, jednak na druhý vstup druhého dvouvstupového obvodu typu negace logického součinu a tvoří současně šestý vstup zapojení, připojitelný na řídicí jednotku, výstup prvního invertoru je připojen přes desátý kondensátor na vývod pro připojení integrační kapacity téhož obvodu a na první vstup prvního dvouvstupového obvodu typu negace logického součinu, jehož výstup je připojen jednak přes třicátý odpor na katodu třetí světelné diody, jejíž anoda je připojena na kladný pól zdroje elektrické energie, jednak přes třicátý devátý odpor na vývod, který tvoří současně třetí výstup zapojení, připojitelný na signalizační obvody, vstup druhého invertoru je připojen přes dvacátý druhý odpor na kladný pól zdroje elektrické energie a tvoří současně sedmý vstup zapojení, připojitelný na řídioí jednotku, výstup druhého dvouvstupového obvodu typu negace logického součinu je připojen jednak přes dvanáctý kondensátor na vývod pro připojení integrační kapacity téhož obvodu, jednak přes třicátý první odpor na katodu čtvrté světelné diody, jejíž anoda je připojena na kladný pól zdroje elektrioké energie, jednak přes čtyřicátý odpor na vývod, který tvoří současně čtvrtý výstup zapojení, připojitelný na signalizační obvody, třetí a čtvrtý vývod pro připojení integrační kapacity klopného obvodu typu J-K jsou propojeny osmnáctým kondensátorem, nastavovací vstup a kombinační vstupy klopného obvodu typu J-K jsou připojeny na kladný pól zdroje elektrioké energie, hodinový vstup klopného obvodu typu J-K je připojen jednak přes třicátý sedmý odpor na kladný pól zdroje elektrioké energie, jednak na katodu deváté Zenerovy diody, jejíž anoda je připojena na nulový potenciál, jednak přes čtyřicátý druhý odpor na vývod, který tvoří současně osmý vstup zapojení, připojitelný na řídicí jednotku, klíčovaeí vstup klopného obvodu typu J-K je připojen na nulový potenoiál, pátý a ěestý vývod pro připojení integrační kapacity klopného obvodu typu J-K jsou propojeny devatenáctým kondensátorem, jedničkový výstup klopného obvodu typu J-K je připojen jednak přes dva-cátý kondensátor na první vývod pro připojení integrační kapaoity téhož obvodu, jednak na bázi pátého transistoru, jehož kolektor je připojen na kladný pól zdroje elektrioké energie a jeho emitor přes třicátý šestý odpor na anodu čtvrté diody, jejíž katoda je připojena jednak přes třicátý pátý odpor na kolektor šestého transistoru, jednak na anodu páté světelné diody, jejíž katoda je připojena na nulový potenciál, emitor šestého transistoru je připojen jednak na katodu páté diody, jednak přes šestnáotý kondensátor na nulový potenciál, jednak na kladný pól nezávislého Bdroje elektrioké energie, jehož záporný pól je připojen na nulový potenciál, báze šestého transistoru je připojena jednak přes třicátý čtvrtý odpor na nulový potenciál, jednak přes třicátý třetí odpor na anodu páté diody, jednak přes druhý spínač s vypínacím kontaktem na anodu páté diody, přičemž první spínač je mechanicky spřažen209 041 via the eight capacitor to zero potential, the output of the second monostable circuit is connected to the cathode of the eighth Zener diode, whose anode is connected via the fifteenth resistor to the input of another amplifier with transistors in Darlington connection. electromagnet, the second monostable flip-flop terminals are interconnected, the second monostable flip-flop integration terminal is connected to zero potential via the ninth capacitor, the first inverter input is connected to the positive pole of the power supply via the twenty-first resistor, on the second input of the second two-input circuit of negation of the logic product and at the same time it forms the sixth wiring input, connectable to the control unit, the output of the first inverter is connected via the tenth capacitor to the on the integration capacity of the same circuit and on the first input of the first two-input circuit of the negation of the logic product, the output of which is connected both through a thirty-resistor to the cathode of a third light-emitting diode whose anode is connected to the positive terminal which simultaneously forms the third wiring output, connectable to the signaling circuits, the input of the second inverter is connected via the twenty-second resistor to the positive pole of the power source and simultaneously forms the seventh wiring input, connectable to the control unit; on the one hand through the twelfth capacitor on the outlet for connecting the integration capacity of the same circuit, on the other hand through the thirty-first resistor on the cathode of the fourth light-emitting diode whose anode is connected to the positive pole of the r to the output which is simultaneously connected to the fourth output, connectable to the signaling circuits, the third and fourth terminals for connecting the integration capacity of the JK flip-flop are connected by the eighteenth capacitor, the setting input and combination inputs of the JK flip-flop are connected to the positive pole , the clock input of the JK flip-flop is connected through the thirty-seventh resistor to the positive pole of the electric power source, and to the cathode of the ninth Zener diode, whose anode is connected to zero potential, and through the forty-second resistor to the terminal , connectable to the control unit, the JK flip-flop keying input is connected to zero potential, the fifth and sixth outlets to connect the JK flip-flop integration capacity are connected by a nineteenth capacitor, the JK flip-flop one output is connected on the one hand through the 27th capacitor to the first terminal for connecting the integration capaoity of the same circuit, on the other hand on the basis of the fifth transistor whose collector is connected to the positive pole of the power source and its emitter through thirty-sixth resistor to the anode of the fourth diode through the thirty-fifth resistor to the collector of the sixth transistor, on the one hand to the anode of the fifth light-emitting diode whose cathode is connected to zero potential, the emitter of the sixth transistor is connected to the cathode of the fifth diode the negative pole is connected to the zero potential, the base of the sixth transistor is connected through the thirty-fourth resistor to the zero potential, through the thirty-third resistor to the anode of the fifth diode, and through the second switch with the first switch is coupled mechanically

205 641 druhým spínačem a anoda páté diody je připojena přes třicátý druhý odpor na kladný pól zdroje elektrické energie.205 641 by the second switch and the anode of the fifth diode is connected through the thirty-second resistor to the positive pole of the power source.

Výhodou tohoto zapojení je universálnost řešení, umožňující stavebnicovou výstavbu řídicích systémů.The advantage of this connection is the versatility of the solution, enabling modular construction of control systems.

Zapojení na ovládání rozvodných zařízení vysokého napětí podle vynálezu je znázorněno, sohématieky na obr. Ia, lb a lo.The circuitry for operating the high voltage distribution devices of the invention is shown in FIGS. 1a, 1b and 1o.

Vypínací strana prvního přepínače ANI je připojena jednak na první vstup prvního dvouvstupového obvodu NSD1 typu negace logického součtu, jednak přes první odpor Rl na kladný pól + neznázorněného zdroje elektrické energie. Přepínací kontakt prvního přepínače ANI je připojen na nulový potenciál, kdežto jeho zapínaoí kontakt je připojen jednak na druhý vstup druhého dvouvstupového obvodu NSD 2 typu negace logického součtu, jednak přes druhý odpor R2 na kladný pól + zdroje elektrické energie. Výstup prvního dvouvstupového obvodu NSD1 je připojen na první vstup druhého dvouvstupového obvodu NSD2 typu negace logického součtu, dále na první čtvrtý a pátý vstup prvního pětivstupového obvodu NSP1 typu negace logického součtu, jehož výstup je připojen jednak přes první kondensátor Cl na vývod N pro připojení integrační kapacity téhož obvodu, jednak přes třináctý kondensátor C13 na třetí vstup prvního pětivstupového obvodu NMPI typu negaoe logiokého součinu, který je připojen jednak přes osmý odpor R8 na nulový potenciál, jednak na katodu první diody Dl, jejíž anoda je připojena na nulový potenciál. Výstup druhého dvouvstupového obvodu NSD2 typu negaoe logického součtu je připojen na druhý vstup prvního dvouvstupového obvodu NSD1 typu negaoe logiokého součtu. Druhý vstup prvního pětivstupového obvodu NMPI typu negaoe logického součinu je připojen jednak na katodu první Zenerovy diody DZ1, jejíž anoda je připojena na nulový potenciál, jednak přes sedmý odpor R7 na katodu první světelné diody PSI, jejíž anoda je připojena na kladný pól + zdroje elektrioké energie, jednak tvoří současně devátý vstup 09 zapojení pro signál 13V, připojitelný na neznázorněnou řídicí jednotku.The tripping side of the first switch ANI is connected both to the first input of the first two-input logic sum negation type NSD1, and to the positive pole + the power source (not shown) via the first resistor R1. The changeover contact of the first switch ANI is connected to zero potential, while its make contact is connected both to the second input of the second two-input circuit of the logical sum negation type NSD and second through the second resistor R2 to the positive pole + power supply. The output of the first two-input circuit NSD1 is connected to the first input of the second two-input circuit NSD2 of the logic sum negation type, then to the first fourth and fifth inputs of the first five-input NSP1 circuit of the logic sum negation. capacitance of the same circuit, via the thirteenth capacitor C13 to the third input of the first five-input NGA circuit of the negao logic product, which is connected via the eighth resistor R8 to zero potential, and to the cathode of the first diode D1 whose anode is connected to zero. The output of the second two-input, non-logical sum type NSD2 is connected to the second input of the first two-input, non-logical sum type NSD1. The second input of the first 5-input NMPI non-logical product is connected to the cathode of the first Zener diode DZ1, whose anode is connected to zero potential, and through the seventh resistor R7 to the cathode of the first light diode PSI, whose anode is connected to positive + power sources On the other hand, it also forms the ninth input 09 of the wiring for the 13V signal, connectable to a control unit (not shown).

Druhý vstup prvního pětivstupového obvodu NSF1 typu negace logického součtu je připojen jednak přes šestý odpor R6 na kladný pól + zdroje elektrioké energie, jednak na katodu třetí Zenerovy diody DZ3. jejíž anoda je připojena na nulový potenciál, jednak přes pátý odpor R5 na vývod, který tvoří současně první vstup 01 zapojení pro signál T>zz, připojitelný na řídicí jednotku. Třetí vstup prvního pětivstupového obvodu NSP1 typu negaoe logiokého součtu je připojen jednak přes čtvrtý odpor R4 na kladný pól + zdroje elektrické energie, jednak na katodu druhé Zenerovy diody DZ2. jejíž anoda je připojena na nulový potenciál, jednak přes třetí odpor R3 na vývod, který tvoří současně druhý vstup 02 zapojení pro signál 1555, připojitelný na řídicí jednotku. Stvítý vstup prvního pětivstupového obvodu NMPI typu negaoe logického součinu je připojen jednak přes čtyřicátý první odpor R41 na kladný pól + zdroje elektrické energie, jednak na třetí vstup druhého pětivstupového obvodu NSP2 typu negace logiokého součtu a tvoří současně pátý vstup 05 zapojení pro signál 55, připojitelný na řídicí jednotku. Výstup prvního pětivstupového obvodu nmpi typu negaoe logiokého součinu je připojen jednak přes druhý kondensátor C2 na vývod N pro při205 041 pojení integrační kapacity téhož obvodu, jednak na vstup 0 druhého spouštěcího signálu prvního monostabilního klopného obvodu MK01, jehož vstup _D prvního spouštěoího signálu je připojen na kladný pól + zdroje elektrické energie a jeho vstupy jJ třetího a čtvrtého spouštěoího signálu na nulový potenciál. První vstup Jí pro připojení časovaoího členu prvního monostabilního klopného obvodu MK01 je spojen přes jedenáctý odpor Rll s druhým vstupem _H pro připojení časovacího členu téhož obvodu, přičemž druhý vstup _H pro připojení časovaoího členu je připojen přes třetí kondensátor C3 na nulový potenciál. Výstup_Q prvního monostabilního klopného obvodu MKO1 je připojen na katodu čtvrté Zenerovy diody DZ4, jejíž anoda je připojena přes dvanáctý odpor R12 na bázi prvního transistoru TI, spojenou přes dvaoátý osmý odpor R28 s nulovým potenciálem. Emitor prvního transistoru TI je připojen na bázi druhého transistoru T2, spojenou přes třináctý odpor R13 s nulovým potenciálem. Emitor(druhého transistoru T2 je připojen na nulový potenciál, kdežto jeho kolektor je spo jen s kolektorem prvního transistoru TI a tvoří současně první výstup 001 zapojení pro signál ZI, připojitelný na neznázorněnou cívku zapínaciho elektromagnetu spínače vysokého napětí. První transistor TI, druhý transistor T2, dvacátý osmý odpor R28 a třináotý odpor R13 tvoří zesilovač v Darlingtonově zapojení. Vývody _Lř _J, M prvního monostabilního klopného obvodu MK01 pro změnu funkoe obvodu jsou navzájem propojeny. Nulovací vstup Ř prvního monostabilního klopného obvodu MK01 je připojen jednak na nulovací vstup Ř druhého monosta bilního klopného obvodu MK02, jednak přes čtrnáotý odpor R14 na kladný pól + zdroje elektrická energie, jednak přes pátý kondensátor C5 na nulový potenciál, jednak na nulovací vstup R klopného obvodu KO typu J-K, jednak přes desátý odpor R10 a jemu do serie zapojený první spínač SPI se zapínacím kontaktem na nulový potenciál. Vývod N pro připojení integrační kapacity prvního monostabilního obvodu MK01 je připojen přes čtvrtý kondensátor C4 na nulový potenciál. Vypínací strana druhého přepínače AN2 je připojena jednak na první vstup třetího dvouvstupového obvodu NSD3 typu negace logického součtu, jednak přes sedmnáctý odpor R17 na kladný pól + zdroje elektrická energie. Přepínací kontakt druhého přepínače AN2 je připojen na nulový potenciál, kdežto jeho zapínaoí kontakt je připojen jednak na druhý vstup čtvrtého dvouvstupového obvodu NSD4 typu negaoe logického součtu, jednak přes osmnáctý odpor R18 na kladný pól + zdroje elektrická energie. Výstup třetího dvou vstupového obvodu NSD3 typu negace logického součtu je připojen jednak na první vstup čtvr tého dvouvstupového obvodu NSD4 typu negaoe. logického součtu, jednak na první vstup druhého pětivstupového obvodu NSP2 typů negace logického součtu, jehož výstup je připojen jednak přes šestý kondensátor C6 na vývod N pro připojení integrační kapacity téhož obvodu, jednak přes sedmnáctý kondensátor 017 na první, druhý, třetí a čtvrtý vstup druhého pětivstupového obvodu NMP2 typu negaoe loglokého součinu, jež jsou připojeny jednak přes devátý odpor R9 na nulový potenoiál, jednak na katodu druhá diedy D2, jejíž anoda je připojena na nulový potenciál. Výstup čtvrtého dvouvstupového obvodu NSD4 typu negace logického souč tu je připojen na druhý vstup třetího dvouvstupového obvodu NSD3 typu negace logického součtu. Druhý vstup druhého pětivstupového obvodu NSP2 typu negaoe lbgiokého součtu je při pojen jednak na katodu šesté Zenerovy diody DZ6, jejíž anoda je připojena na nulový potenoiál, jednak přes dvacátý odpor R20 na kladný pól + zdroje elektrická energie, jednak přes jednak přea dvacátý čtvrtý odpor R24 na vývod, který tvoří současně třetí vstup 03 zapojení pro signál 13zv, připojitelný na řídicí jednotku. Čtvrtý vstup druhého pětivstupového obvodu NSP2 typu negace logického součtu je připojen jednak přes devatenáctý odpor R19 na kladný pól + zdroje elektrické energie, jednak na katodu páté Zenerovy diody DZ5, jejíž anoda je připojena na nulový potenciál, jednak přes dvacátý třetí odpor R23 na vývod, který tvoří současně čtvrtý vstup 04 zapojení pro signál Ί5νη, připojitelný na řídioí jednotku. Pátý vstup druhého pětivstupového obvodu NSP2 typu negace logického součtu je připojen jednak přes dvacátý sedmý odpor R27 na kladný pól + zdroje elektrické energie, jednak na anodu třetí diody D3. jejíž katoda je připojena na první vstup prvního pětivstupového obvodu NMP1 typu negace logického součinu a na nulový výstup klopného obvodu KO typu J-K, který je přes dvacátý první kondensátor C21 spojen s druhým vývodem Yq pro připojení integrační kapacity téhož obvodu. Pátý vstup druhého pětivstupového obvodu HSP2 typu negace logického součtu je dále připojen přes čtrnáctý kondensátor C14. patnáctý kondensátor C15 a dvacátý pátý odpor R25 v sérii, jednak na druhý vstup prvního dvouvstupového obvodu MMP1 typu negace logického součinu, jednak na pátý vstup prvního pětivstupového obvodu RMP1 typu negace logického součinu, jednak na první vstup druhého dvouvstupového obvodu KMD2 typu negace logického součinu, jednak na výstup druhého invertoru 1MV2. spojený přes jedenáctý kondensátor Cil na vývod N pro připojení integrační kapacity. Pátý vstup druhého pětivstupového obvodu NMP2 typu negace logického součinu je připojen jednak na katodu sedmé Zenerovy diody DZ7. jejíž anoda je připojena na nulový potenciál, jednak přes dvacátý šestý odpor R26 na katodu druhé světelné diody DSŽ, jejíž anoda je připojena na kladný pól + zdroje elektrické energie a tvoří současně desátý vstup 010 zapojení pro signál 5, připojitelný na řídicí jednotku. Výstup druhého pětivstupového obvodu MHP2 typu negaoe logického součinu je připojen jednak přes sedmý kondensátor C7 na vývod N pro připojení integrační kapacity jednak na vstup C druhého spouštěcího signálu druhého monostabilního klopného obvodu MK02. jehož vstup D prvního spouštěcího signálu je připojen na kladný pól + zdroje elektrické energie, kdežto jeho vstupy A, B třetího a čtvrtého spouštěcího signájsou připojeny na nulový potenciál. První vstup G pro připojení časovacího členu druhého monostabilního klopného obvodu MK02 je spojen přes dvacátý devátý odpor R29 a druhým vstupem H pro připojení časovacího členu téhož obvodu, přičemž druhý vstup H pro připojení časovacího členu je připojen přes osmý kondensátor C8 na nulový potenciál. Výstup druhého monostabilního obvodu MK02 je připojen na katodu osmé Zenerovy diody DZ8. jejíž anoda je připojena přes patnáctý odpor R15 na bázi třetího transistoru T3 spojenou přes třicátý osmý odpor R38 s nulovým potenciálem. Emitor třetího transistoru T3 je připojen na bázi čtvrtého transistoru T4. spojenou přes šestnáctý odpor R16 s nulovým potenciálem! Emitor čtvrtého transistoru T4 je připojen na nulový potenciál, kdežto jeho kolektor je spojen s kolektorem třetího transistoru T3 a tvoří současně druhý výstup 002 zapojení pro signál Vz, připojitelný na neznázorněnou cívku vypínacího elektromagnetu. Třetí transistor T3. čtvrtý transistor třicátý osmý odpor R38 a šestnáctý odpor R16 tvoří zesilovač v Darlingtonově zapojení. Vývody L, J, M druhého monostabilního klopného obvodu MK02 pro změnu funkce obvodu jsou navzájem propojeny. Vývod N pro připojení integra-ční kapacity druhéhoThe second input of the first five-input circuit of the NSF1 logic sum negation type is connected via the sixth resistor R6 to the positive pole + power sources and to the cathode of the third Zener diode DZ3. whose anode is connected to zero potential, on the one hand through a fifth resistor R5 to the terminal which simultaneously constitutes the first wiring input 01 for the signal T> zz, connectable to the control unit. The third input of the first 5-input negaoe logioccum sum NSP1 circuit is connected to the positive pole + power supply via the fourth resistor R4 and to the cathode of the second Zener diode DZ2. whose anode is connected to zero potential, on the one hand through a third resistor R3 to the terminal, which simultaneously constitutes the second wiring input 02 for the signal 1555, connectable to the control unit. The 5th input of the first 5-input NMPI negao logic product is connected via the forty-first resistor R41 to the positive pole + power supply, and to the third input of the second 5-input NSP2 logic sum negation circuit and forms the fifth input 05 wiring for signal 55 per control unit. The output of the first 5-input nepi logiocyte nmpi circuit is connected via the second capacitor C2 to the N terminal at 20,041 of the integration capacitance of the same circuit and to the second trigger signal input 0 of the first monostable flip-flop MK01. the positive pole + of the power source and its inputs j of the third and fourth triggers to zero potential. The first timing member input J1 of the first monostable flip-flop MK01 is connected via an eleventh resistor R1 to the second timing member input H of the same circuit, and the second timing member input H is connected via a third capacitor C3 to zero potential. The output 10 of the first monostable flip-flop MKO1 is connected to the cathode of the fourth Zener diode DZ4, whose anode is connected via a twelfth resistor R12 based on the first transistor T1, coupled through a twenty-eighth resistor R28 with zero potential. The emitter of the first transistor T1 is connected on the basis of the second transistor T2 connected via a thirteenth resistor R13 with zero potential. The emitter (the second transistor T2 is connected to zero potential, while its collector is only connected to the collector of the first transistor T1 and also forms the first wiring output 001 for the Z1 signal, connectable to the high voltage switch solenoid coil (not shown). , the twenty-eighth resistor R28 and třináotý resistor R13 constitute an amplifier in a Darlington circuit. Terminals _L of _J, M first monostable circuit MK01 change funkoe circuit are interconnected. the reset input R of the first monostable circuit MK01 is connected both to the reset input R of the second MK02 flip-flop monostable, on the other hand via four-pole resistance R14 to positive pole + power sources, on the fifth capacitor C5 to zero potential, on the other hand to reset input R of flip-flop KO type JK, the SPI switch turns on The N terminal for connecting the integration capacity of the first monostable circuit MK01 is connected via the fourth capacitor C4 to the zero potential. The switch-off side of the second switch AN2 is connected to the first input of the third two-input circuit of the logic sum negation type NSD3 as well as through the seventeenth resistor R17 to the positive pole + power sources. The changeover contact of the second switch AN2 is connected to zero potential, while its make contact is connected both to the second input of the fourth non-logical sum of NSD4 type two-input circuit and to the positive pole + power sources via the eighteenth resistor R18. The output of the third two input circuit NSD3 of the logical sum negation type is connected to the first input of the fourth two-input negaoe type NSD4. logic sum, first to the second input of the second 5-input NSP2 logic sum negation circuit, the output of which is connected both through the sixth capacitor C6 to the N terminal for connecting the integration capacity of the same circuit, and through the 17th capacitor 017 to the first, second, third and fourth inputs of the second The non-logic product of the 5-input NMP2 circuit of the non-logic product type, which are connected via the ninth resistor R9 to the zero potential, and to the cathode of the second diode D2, whose anode is connected to the zero potential. The output of the fourth two-input logic sum negation type NSD4 is connected to the second input of the third two-input logic sum negation type NSD3. The second input of the second 5-input NSP2 type of negao lggioccum sum is connected on the cathode of the sixth Zener diode DZ6, whose anode is connected to the zero potential, and through the twenty resistor R20 to positive + power sources, and through the twenty-fourth to a terminal which simultaneously forms the third wiring input 03 for the signal 13zv, connectable to the control unit. The fourth input of the second 5-input NSP2 logic sum negation circuit is connected via the nineteenth R19 resistor to the + pole of the power supply, the cathode of the fifth Zener diode DZ5, whose anode is connected to zero potential, and the twenty-third resistor R23 which also forms the fourth wiring input 04 for the ν5νη signal, connectable to the control unit. The fifth input of the second 5-input NSP2 logic sum negation circuit is connected via the 27th resistor R27 to the positive pole + power supply and to the anode of the third diode D3. the cathode is connected to the first input of the first five-input NMP1 negation of the logic product and to the zero output of the flip-flop KO type JK, which is connected via the twenty-first capacitor C21 to the second terminal Yq to connect the integration capacity of the same circuit. The fifth input of the second five-input HSP2 logic sum negation circuit is further connected via the fourteenth capacitor C14. the fifteenth capacitor C15 and the twenty-fifth resistor R25 in series, both on the second input of the first two-input logic product negation MMP1 circuit and on the fifth input of the first five-input logic product negation RMP1 circuit on the output of the second inverter 1MV2. connected via the eleventh capacitor C11 to the N terminal to connect the integration capacity. The fifth input of the second 5-input NMP2 logic product negation circuit is connected to the cathode of the seventh Zener diode DZ7. whose anode is connected to zero potential, on the one hand through the 26th resistor R26 on the cathode of the second light emitting diode DS2, whose anode is connected to the positive pole + of the power source and simultaneously constitutes the tenth input 010 for signal 5 connectable to the control unit. The output of the second 5-input non-logic product MHP2 circuit is connected via the seventh capacitor C7 to the N terminal for connecting the integration capacity and to the second trigger signal of the second monostable flip-flop MK02. whose input D of the first trigger signal is connected to the positive pole + of the power source, while its inputs A, B of the third and fourth trigger signals are connected to zero potential. The first timing input G for the second monostable flip-flop MK02 is coupled through the 29th resistor R29 and the second timing input H for the same circuit, the second timing input H being connected through the eighth capacitor C8 to zero potential. The output of the second monostable circuit MK02 is connected to the cathode of the eighth Zener diode DZ8. the anode of which is connected via a fifth resistor R15 based on a third transistor T3 coupled through a thirty-eight resistor R38 with zero potential. The emitter of the third transistor T3 is connected on the basis of the fourth transistor T4. connected via the 16th resistor R16 with zero potential! The emitter of the fourth transistor T4 is connected to zero potential, while its collector is connected to the collector of the third transistor T3 and at the same time forms the second circuit output 002 for the signal Vz, connectable to the trip solenoid coil (not shown). Third transistor T3. the fourth transistor, the 38th R38 resistor, and the 16th R16 resistor form an Darlington amplifier. The terminals L, J, M of the second monostable flip-flop MK02 for changing the function of the circuit are interconnected. Terminal N for connecting the integration capacity of the other

205 041 monostabilního klopného obvodu MK02 je připojen přes devátý kondensátor £2» na nulový potenciál. Vstup prvního invertoru INV1 je připojen jednak přes dvacátý první odpor R21 na kladný pól zdroje elektrické energie, jednak na druhý vstup druhého dvouvstupového obvodu NMD2 typu negace logického součinu a tvoří současné šestý vstup 06 zapojení pro signál 212, připojitelný na řídicí jednotku. Výstup prvního invertoru INV1 je připojen přes desátý kondensátor CIO na vývod £ pro připojení integrační kapacity téhož obvodu a na první vstup prvního dvouvstupového obvodu NMD1 typu negace logického součinu, jehož výstup je připojen jednak přes třicátý odpor R30 na katodu třetí světelné diody DS3. jejíž anoda je připojena na kladný pól + zdroje elektrické energie, jednak přes třicátý devátý odpor R39 na vývod, který tvoří současně třetí výstup 003 zapojení pro signál Rodn. připojitelný na neznázorněné signalizační obvody. Vstup druhého invertoru INV2 je připojen přes dvacátý druhý odpor R22 na kladný pól + zdroje elektrické energie a tvoří současně sedmý vstup 07 zapojení pro signál*511. připojitelný na řídicí jednotku. Výstup druhého dvouvstupového obvodu NMD2 typu negace logického součinu je připojen jednak přes dvanáctý kondensátor 012 na vývod N pro připojení integrační kapacity téhož obvodu, jednak přes třicátý první odpor R31 na katodu čtvrté světelné diody DS4. jejíž anoda je připojena na kladný pól<-+ zdroje elektrické energie, jednak přes čtyřicátý odpor R40 na vývod, který tvoří současně čtvrtý výstup 004 zapojení pro signál Řprac.. připojitelný na signalizační obvody.The 205 041 mono-stable flip-flop MK02 is coupled via the ninth capacitor 52 to zero potential. The input of the first inverter INV1 is connected via the twenty-first resistor R21 to the positive pole of the power supply and to the second input of the second two-input logic product negation type NMD2 and forms the current sixth input 06 of the wiring for signal 212 connectable to the control unit. The output of the first inverter INV1 is connected via a tenth capacitor C10 to the terminal 6 for connecting the integration capacitance of the same circuit and to the first input of the first two-input logic product negation type NMD1 whose output is connected via thirty resistor R30 to the cathode. the anode of which is connected to the positive pole + of the power supply, on the other hand through the thirty-ninth resistor R39 to the terminal which simultaneously forms the third output 003 of the wiring for the signal Rodn. connectable to signaling circuits (not shown). The input of the second inverter INV2 is connected via the twenty-second resistor R22 to the + pole of the power source and simultaneously forms the seventh input 07 of the wiring for the * 511 signal. connectable to the control unit. The output of the second two-input logic product of the NMD2 type is connected via the twelfth capacitor 012 to the N terminal for connecting the integration capacity of the same circuit and through the thirty-first resistor R31 to the cathode of the fourth light emitting diode DS4. the anode of which is connected to the positive pole of the power supply, via a forty resistor R40 to a terminal which simultaneously constitutes the fourth circuit output 004 for the signal Processing, connectable to the signaling circuits.

Třetí a čtvrtý vývod Yj a ť? pro připojení integrační kapacity klopného obvodu KO typu J-K jsou propojeny osmnáctým kondensátorem C18. Nastavovací vstup S a kombinační vstupy JI a J2 klopného obvodu KO typu J-K jsou připojeny na kladný pól + zdroje elektrické energie. Hodinový vstup CL klopného obvodu KO typu J-K je připojen jednak přes třicátý sedmý odpor R37 na kladný pól + zdroje elektrické energie, jednak na katodu deváté Zenerovy diody DZ9, jejíž anoda je připojena na nulový potenciál, jednak přes čtyřicátý druhý odpor R42 na vývod, který tvoří současně osmý vstup 08 zapojení pro signál Fl v É2 v F3. připojitelný na řídicí jednotku. ELíčovací vstup K klopného obvodu KO typu J-K je připojen na nulový potenciál. Pátý a šestý vývod Yk a YE pro připojení integrační kapacity klopného obvodu KO typu J-K jsou propojeny devatenáctým kondensátorem C19. Jedničkový výstup Q klopného obvodu KO typu J-K je připojen jednak přes dvacátý kondensátor 020 na první vývod Yq pro připojení integrační kapacity téhož obvodu, jednak na bázi pátého transistoru T5« jehož kolektor je připojen na kladný pól + zdroje elektrické energie a jeho emitor přes třicátý šestý odpor R36 na anodu čtvrté diody, jejíž katoda je připojena jednak přes třicátý pátý odpor R35 na kolektor šestého transistoru T6, jednak na anodu páté světelné diody DS5, jejíž katoda je připojena na nulový potenciál. Emitor šestého transistoru T6 je připojen jednak na katodu páté diody Dg, jednak přes šestnáctý kondensátor C16 na nulový potenciál, jednak na kladný pól + nezávislého zdroje Bat elektrické energie, jehož záporný pól - je připojen na nulový potenciál. Báze šestého transistoru T6 je připojena jednak přes třicátý čtvrtý odpor R34 na nulový potenciál, jednak přes třicátý třetí odpor R33 na anodu páté diody D5, jednak přes druhý spínač SP2 s vypínacím kontaktem na anodu páté diody Dg, přičemž první spínač SPI je mechanioky spřažen s druhým spínačem SP2 a anoda páté diody D5The third and fourth pins Yj and? to connect the integration capacity of the J-K flip-flop flip-flop, they are interconnected by the 18th capacitor C18. The adjusting input S and the combination inputs J1 and J2 of the flip-flop KO type J-K are connected to the positive pole + power sources. The CL input of the JK flip-flop CL is connected to the positive pole + power sources via the thirty-seventh resistor R37, to the cathode of the ninth Zener diode DZ9, whose anode is connected to zero potential, and through the forty-second resistor R42 it also forms the eighth wiring input 08 for the signal F1 in É2 in F3. connectable to the control unit. The peer-in K input of the J-K flip-flop is connected to zero potential. The fifth and sixth terminals Yk and YE for connecting the integration capacity of the J-K flip-flop flip-flop are connected by a nineteenth capacitor C19. One output Q of the flip-flop KO type JK is connected via the condenser 020 to the first terminal Yq for connecting the integration capacity of the same circuit, and also on the basis of the fifth transistor T5 «whose collector is connected to positive + power sources and its emitter through 36th resistor R36 on the anode of the fourth diode, the cathode of which is connected both through the thirty-fifth resistor R35 to the collector of the sixth transistor T6, and the anode of the fifth light-emitting diode DS5, whose cathode is connected to zero potential. The emitter of the sixth transistor T6 is connected both to the cathode of the fifth diode Dg and partly via the 16th capacitor C16 to zero potential and to the positive pole + of an independent Bat power supply, the negative pole of which is connected to zero potential. The base of the sixth transistor T6 is connected both via the thirty-fourth resistor R34 to zero potential, and through the thirty-third resistor R33 to the anode of the fifth diode D5, and through the second switch SP2 with trip contact to the anode of the fifth diode Dg. a second switch SP2 and anode of a fifth diode D5

205 041 je připojena přes třicátý druhý odpor R32 na kladný pól + zdroje elektrické energie.205 041 is connected via thirty-second resistor R32 to the positive pole + power supply.

Popsané zapojení se skládá v podstatě ze čtyř částí, a sice ze zapínací části tvořené integrovanými obvody NSD1. NSD2. NSP1. NMP1. NK01 a transistory TI a T2. z vypínací části, tvořené integrovanými obvody NSD3. NSD4. NSP2. NMP2. MKO2 a transistory T3 a TA. z bloku vyhodnocení polohy podvozku, tvořeného integračními obvody INV1. INV2.Ntol.MMD2. a z bloku paměti tvořeného integračním obvodem KO a transistory T5 a Tč. Povel k zapnutí spínače vysokého napětí se dává buá ručně prvním přepínačem ANI, jehož signál je tvarově upraven v klopném obvodě typu R-S, tvořeném integrovanými obvody NSD1 a NSD2. anebo automatickým signálem TSzz nebo signálem dálkového zapnutí T5zn. Výstupní signál z obvodu NSP1 je tvarován a přiveden na obvod NMP1. který tento zapínací signál propustí dále, je-li spínač vysokého napětí ve vypnutém stavu, což je hlášeno signálem 3v. je-li spínač vysokého napětí v praoovní poloze, což určuje signálem 3ll a nedošlo-li k působení ochrany, to je změna stavu paměti KO a není-li aktivní signál zpožděného vypnutí 5¾. Prostý zapínací signál je vytvarován a prodloužen monostabilním klopným obvodem MKO1. jehož výstup je výkonově upraven zesilovačem, tvořením transistory TI a T2. jehož výstup ovládá zapínacím signálem ZI přímo cívku zapínacího elektromagnetu. Stav zapnutí je signalizován světelnou diodou PSI. Vypínací povel je dán buá ručně přepínačem AN2. jehož signál je tvarován v klopném obvodu typu R-S, tvořeným obvody NSD3 a HSD4-. dále je odvozen ze signálu opětného vypnutí 3zv. signálem dálkového vypnutí ΐ?νη a ze signálu 5¾ zpožděného vypnutí a ze signálu 3ll změny polohy podvozku spínače a ze signálu změny stavu pamětí z obvodu £0. Výstupní signál z obvodu NSP2 je tvarován článkem C17. R9 a D2 a přiveden na obvod NMP2. Vypínací signál je tímto obvodem propuštěn jen tehdy, je-li spínač vysokého napětí v zapnutém stavu což je hlášeno signálem Tšz.The described circuit consists essentially of four parts, namely a switching part consisting of NSD1 integrated circuits. NSD2. NSP1. NMP1. NK01 and transistors T1 and T2. from the cut-off part, consisting of NSD3 integrated circuits. NSD4. NSP2. NMP2. MKO2 and transistors T3 and TA. from the chassis position evaluation block formed by the INV1 integration circuits. INV2.Ntol.MMD2. and a block of memory formed by the KO integration circuit and transistors T5 and Tc. The command to switch on the high voltage switch is either manually the first switch ANI, whose signal is shaped in the R-S flip-flop, consisting of integrated circuits NSD1 and NSD2. or by an automatic TSzz signal or a remote on signal T5zn. The output signal from the NSP1 circuit is shaped and applied to the NMP1 circuit. which will pass this on signal when the high voltage switch is off, as indicated by the 3v signal. if the high voltage switch is in the idle position, which is indicated by the 3ll signal and no protection is applied, this is a change in the KO memory status and the 5¾ delayed trip signal is not active. The simple switch-on signal is shaped and extended by the monostable flip-flop MKO1. whose output is power regulated by an amplifier, forming transistors T1 and T2. the output of which activates the trigger signal ZI directly to the trigger solenoid coil. The power-on status is indicated by the PSI LED. The trip command is given either manually by the AN2 switch. whose signal is shaped in the R-S flip-flop, consisting of NSD3 and HSD4-. furthermore, it is derived from the 3-switch-off signal. the remote trip signal ΐ? νη and from the 5¾ delayed trip signal and the switch bogie position change signal 311 and the memory status change signal from circuit £ 0. The output signal from the NSP2 circuit is shaped by the C17 cell. R9 and D2 and connected to NMP2. The trip signal is only released by this circuit when the high voltage switch is on, as indicated by the Tšz signal.

Pak dojde ke spuštění monostabilního klopného obvodu MK02. který vypínací signál vytvaruje a prodlouží. Po zesílení v zesilovači tvořeném transistory. T3. T4 je přiveden vypínací signál VI na cívku vypínacího elektromagnetu. Stav vypnutí je signalizován světelnou diodou DS2. Blok vyhodnocení polohy podvozku zpracovává signály 312 a 3ll snímače polo hy podvozku a jeho výstupní signál Řodp a 3prac slouží k signalizaci polohy podvozku vypínače, přičemž místní signalizace je zajištěna světelnými diodami DS3 a DS4. Blok paměti uchovává signál PÍ v Ě2 v působení ochrany přicházející na osmý vstup 08 zapojení.Then the monostable flip-flop MK02 starts. which shapes and prolongs the trip signal. After amplification in the transistor amplifier. T3. T4 is applied a trip signal VI to the trip solenoid coil. The trip status is indicated by the DS2 LED. The bogie position evaluation block processes the bogie position sensor signals 312 and 31 and its output signal Řodp and 3prac are used to signal the position of the circuit breaker bogie, with local signaling provided by light emitting diodes DS3 and DS4. The memory block stores the P1 signal in 22 in the effect of protection coming to the eighth input 08 of the wiring.

K signalizaci poruchy je určena světelná dioda DS5« Spínače SPI a SP2 slouží k nulování paměti představované klopným obvodem KO typu J-K. Těmito spínači SPI a SP2 se dále provádí kontrola světelné diody DS5 a obvodu šestého transistoru T6. Nezávislý zdroj Bat elektrické energie slouží k signalizaci ztráty napájecího napětí, neboť při jeho nepřítomnosti se uzavře pátá dioda D5. která oddělí odpor R33 od přechodu báze - emitor transistoru T6 a ten se proudem přes odpor R34 otevře, což je signalizováno světelnou diodou DS5.The DS5 light-emitting diode is designed to indicate a fault. The SP1 and SP2 switches are used to reset the memory represented by the J-K type flip-flop. These switches SP1 and SP2 further control the light emitting diode DS5 and the circuit of the sixth transistor T6. An independent power supply Bat is used to signal the loss of supply voltage, since in its absence the fifth diode D5 closes. which separates the resistor R33 from the base-emitter transistor T6 and opens it with a current through resistor R34, which is signaled by a light emitting diode DS5.

Claims (1)

PŘEDMĚT V Ϊ5 Á L E Z USUBJECT MATTER Ϊ5 A L E Z U Zapojení na ovládání rozvodných zařízení vysokého napětí vyznačený tím, že vypínaoí strana prvního přepínače (ANI) je připojena jednak na první vstup prvního dvouvstupového obvodu (NSD1) typu negace logického součtu, jednak přes první odpor (Rl) na kladný pól zdroje elektrické energie, přepínací kontakt prvního přepínače (ANI) je připojen na nulový potenciál, kdežto jeho zapínací kontakt je připojen jednak na druhý vstup druhého dvouvstu pového obvodu (NSD2) typu negace logického součtu, jednak přes druhý odpor (R2) na kladný pól ( + ) zdroje elektrické energie, výstup prvního dvouvstupového obvodu (NSD1) je připojen na první vstup druhého dvouvstupového obvodu (NSD2) typu negace logického součtu, dále na první, čtvrtý a pátý vstup prvního pětivstupového obvodu (NSP1) typu negace logického součtu, jehož výstup je připojen jednak přes první kondensátor (Cl) na vývod (N) pro připojení integrační kapacity téhož obvodu, jednak přes třináctý kondensátor (013) na třetí vstup prvního pětivstupového obvodu (NMP1) typu negace logického součinu, který je připojen jednak přes osmý odpor (R8) na nulový potenciál, jednak na katodu první diody (Dl), jejíž anoda je připojena na nulový potenciál, výstup druhého dvouvstupového obvodu (N9D2) typu negace logického součtu je připojen na druhý vstup prvního dvouvstupového obvodu (ESDI) typu negace logického součtu, druhý vstup prvního pětivstupového obvodu (NMP1) typu negace logického součinu je připojen jednak na katodu první Zenerovy diody (DZ1), jejíž anoda je připojena na nulový potenciál, jednak přes sedmý odpor (R7) ua katodu první světelné diody (DS1), jejíž anoda je připojena na kladný pól (+) zdroje elektrické energie, jednak tvoří současně devátý vstup (09) zapojení, připojitelný na řídicí jednotku, druhý vstup prvního pětivstupového obvodu (USPI) typu negace logiokého součtu je připojen jednak přes šestý odpor (R6) na kladný pól (+) zdroje elektrické energie, jednak na katodu třetí Zenerovy diody (DZ3), jejíž anoda je připojena na nulový potenoiál, jednak přes pátý odpor (R5) na vývod, který tvoří současně první vstup (01) zapojení, připojitelný na řídicí jednotku, třetí vstup prvního pětivstupového obvodu (USPI) typu negaoe logiokého součtu je připojen jednak přes čtvrtý odpor (R4) na kladný pól (+) zdroje elektrické energie, jednak na katodu druhé Zenerovy diody (DZ2), jejíž anoda je připojena na nulový potenoiál, jednak přes třetí odpor (R3) na vývod , který tvoří současně druhý vstup (02) zapojení, připojitelný na řídicí jednotku, čtvrtý vstup prvního pětivstupového obvodu (NMP1) typu negace logiokého součinu je připojen jednak přes čtyřicátý první odpor (R41) na kladný pól (+) zdroje elektrická energie, jednak na třetí vstup druhého pětivstupového obvodu (NSP2) typu negaoe logiokého součtu a tvoří současně pátý vstup (05) zapojení, připojitelný na řídicí jednotku, výstup prvního pětivstupového obvodu (NMP1) typu negaoe logiokého součinu je připojen jednak přes druhý kondensátor (C2) na vývod (N) pro připojení integrační' kapacity téhož obvodu, jednak na vstup (C) druhého spouštěcího signálu prvního monostabilního klopného obvodu (MK01), jehož vstup (D) prvního spouštěcího signálu je připojen na kladný pól (+) zdroje elektrické energie a jeho vstupy (A, B) třetího a čtvrtého spouštěcího signálu na nulový potenciál, první vstup (G) pro připojení časovacího členu prvního monostabilního klopného obvodu (MK01) je spojen přes jedenáctý odpor (Rll) s druhým vstupem (H)Connection to the control of high-voltage distribution equipment characterized in that the switch-off side of the first switch (ANI) is connected both to the first input of the first two-input circuit (NSD1) of the logical sum negation type the contact of the first switch (ANI) is connected to zero potential, while its make contact is connected both to the second input of the second double-input circuit (NSD2) of the logic sum negation type and through the second resistor (R2) to the positive pole (+) , the output of the first two-input circuit (NSD1) is connected to the first input of the second two-input circuit (NSD2) of the logical sum negation type, to the first, fourth and fifth inputs of the first five-input circuit a capacitor (Cl) to the outlet (N) to connect the integration capacitance the same circuit, through the thirteenth capacitor (013) to the third input of the first five-input circuit (NMP1) of the negation of the logic product, which is connected via the eighth resistor (R8) to zero potential and the cathode of the first diode (D1) is connected to zero potential, the output of the second two-input circuit (N9D2) of the logic sum negation type is connected to the second input of the first two-input circuit (ESDI) of the logic sum negation type, the second input of the first five input the first Zener diodes (DZ1), whose anode is connected to zero potential, through the seventh resistor (R7) at the cathode of the first light-emitting diode (DS1), whose anode is connected to the positive pole (+) of the power supply; (09) wiring, connectable to the control unit, second input of the first 5-input logiok negation circuit (USPI) sum is connected both through the sixth resistor (R6) to the positive pole (+) of the power supply, and to the cathode of the third Zener diode (DZ3), whose anode is connected to at the same time the first input (01), connectable to the control unit, the third input of the first five-input circuit (USPI) of the negaoe logic sum type is connected via the fourth resistor (R4) to the positive pole (+) diode (DZ2), the anode of which is connected to the zero potential, via a third resistor (R3) to a terminal which simultaneously forms the second wiring input (02) connectable to the control unit, and the fourth input of the first five input logic product (NMP1) it is connected via the forty-first resistor (R41) to the positive pole (+) of the power supply and to the third input of the second five-input circuit the negaoe logic sum type (NSP2) and at the same time form the fifth wiring input (05) connectable to the control unit, the output of the first 5-input negaoe logic product type (NMP1) is connected via the second capacitor (C2) to the terminal (N) integrating capacities of the same circuit, on the other hand, on the second trigger signal input (C) of the first monostable flip-flop (MK01), whose first trigger signal input (D) is connected to the positive pole (+) of the power source and its inputs (A, B) the third and fourth trigger signals at zero potential, the first input (G) for connecting the timing member of the first monostable flip-flop (MK01) is connected via the eleventh resistor (R11) to the second input (H) 205 641 pro připojení časovacího členu téhož obvodu, přičemž druhý vstup (H) pro připojení časovacího členu je připojen přes třetí kondensátor (C3) na nulový potenciál, výstup (Q) prvního monostabilního klopného obvodu (MK01) je připojen na katodu čtvrté Zenerovy diody (DZ4), jejíž anoda je připojena přes dvanáctý odpor (R12) na vstup zesilovače s transistory (TI, T2) v Darlingtonově zapojení, jehož výstup tvoří současně první výstup (001) zapojení připojitelný na cívku zapínacího elektromagnetů spínače vysokého napětí, vývody (L, J, M,) prvního monostabilního klopného obvodu (MK01) pro změnu funkce obvodu jsou navzájem propojeny, nulovaci vstup (Ř) prvního monostabilního klopného obvodu (MK01) je připojen jednak na nulovaci vstup (TF) druhého monostabilního klopného obvodu (MK02), jednak přes čtrnáctý odpor (R14) na kladný pól (+) zdroje elektrické energie, jednak přes pátý kondensátor (C5) na nulový potenciál, jednak na nulovaci vstup (R) klopného obvodu (KO) typu J-K, jednak přes desátý odpor (R10) a jemu do serie zapojený první spínač (SPI) se zapínacím kontaktem na nulový potenciál, vývod (N) pro připojení integrační kapacity prvního monostabilního obvodu (MK01) je připojen přes čtvrtý kondensátor (04) na nulový potenciál, vypínací strana druhého přepínače (AN2) je připojena jednak na první vstup třetího dvouvstupového obvodu (NSD3) typu negace logického součtu, jednak přes sedmnáctý odpor (R17) na kladný pól (+) zdroje elektrioké energie, přepínací kontakt druhého přepínače (AN2) je připojen na nulový potenciál, kdežto jeho zapínací kontakt je připojen jednak na druhý vstup čtvrtého dvouvstupového obvodu (NSD4) typu negace logického součtu, jednak přes osmnáctý odpor (R18) na kladný pól (+) zdroje elektrické energie, výstup třetího dvouvstupového obvodu (NSD3) typu negace logického součtu je připojen jednak na první vstup čtvrtého dvouvstupového obvodu (NSD4) typu negace logického součtu, jednak na první vstup druhého pětivstupového obvodu (NSP2) typu negace logického součtu, jehož výstup je připojen jednak přes šestý kondensátor (C6) na vývod (N) pro připojení integrační kapacity téhož obvodu, jednak přes sedmnáctý kondenzátor (C17) na první, druhý, třetí a čtvrtý vstup druhého pětivstupového obvodu (NMP2) typu negace logického součinu, jež jsou připojeny jednak přes devátý odpor (R9) na nulový potenciál, jednak na katodu druhé diody (D2), jejíž anoda je připojena na nulový potenciál, výstup čtvrtého dvouvstupového obvodu (NSD4) typu negace logického součtu je připojen na druhý vstup třetího dvouvstupového obvodu (NSD3) typu negace logiokého součtu, druhý vstup druhého pětivstupového obvodu (NSP2) typu negace logického součtu je připojen jednak na katodu ěesté Zenerovy diody (DZ6), jejíž anoda je připojena na nulový potenciál, jednak přes dvacátý odpor (R20) na kladný pól (+) zdroje elektric ké energie, jednak přes dvacátý čtvrtý odpor (R24) na vývod, který tvoří současně třetí vstup (03) zapojení, připojitelný na řídicí jednotku, čtvrtý vstup druhého pětivstupového obvodu (NSP2) typu negace logického součtu je připojen jednak přes devatenáotý odpor (R19) na kladný pól (+) zdroje elektrické energie, jednak na katodu páté Zenerovy diody (DZ5), jejíž anoda je připojena na nulový potenciál, jednak přes dvacátý třetí odpor (R23) na vývod, který tvoří současně čtvrtý vstup (04) zapojení, připojitelný na řídicí jednotku, pátý vstup druhého pětivstupového obvodu (BBP2) typu negace logického součtu je připojen jednak přes dvacátý sedmý odpor (R27) na kladný pól zdroje elektrické energie, jednskna anodu třetí diody (D3), jejíž katoda je připojena na první vstup prvního pětivstupového205 641 for connecting a timing member of the same circuit, wherein the second timing member input (H) is connected through the third capacitor (C3) to zero potential, the output (Q) of the first monostable flip-flop (MK01) is connected to the cathode of the fourth Zener diode ( DZ4), whose anode is connected via a twelfth resistor (R12) to the amplifier input with transistors (T1, T2) in Darlington connection, whose output is also the first connection output (001) connectable to the high voltage switch solenoid coil (L, J, M,) of the first monostable flip-flop (MK01) are connected to each other, the reset input (Ø) of the first monostable flip-flop (MK01) is connected to the reset input (TF) of the second monostable flip-flop (MK02) via the 14th resistor (R14) to the positive pole (+) of the power supply, via the 5th capacitor (C5) to zero potential, on the one hand the resetting input (R) of the flip-flop (KO) type JK, on the other hand through the 10th resistor (R10) and the first switch (SPI) with zero contact closing contact connected to it, terminal (N) monostable circuit (MK01) is connected via the fourth capacitor (04) to zero potential, the switching-off side of the second switch (AN2) is connected both to the first input of the third two-input circuit (NSD3) of logical sum negation type the pole (+) of the power source, the changeover contact of the second switch (AN2) is connected to zero potential, while its make contact is connected both to the second input of the fourth two-input circuit (NSD4) positive (+) pole of the power supply, output of the third two-input circuit (NSD3) of the n on the first input of the fourth two-input circuit (NSD4) of the logical sum negation type and on the first input of the second five-input circuit (NSP2) of the logic sum negation type, whose output is connected via the sixth capacitor (C6) to the outlet (N) capacitances of the same circuit, via the 17th capacitor (C17) to the first, second, third and fourth inputs of the second 5-input (NMP2) circuit of the negation of the logic product, connected via the 9th resistor (R9) to zero potential; (D2), whose anode is connected to zero potential, the output of the fourth logic sum negation two input (NSD4) is connected to the second input of the logic sum negation third input (NSD3), the logic negation of the second 5 input input (NSP2) sum is connected on the cathode of the sixth Zener diode (DZ6), It is connected to zero potential, on the one hand through the twenty resistor (R20) to the positive pole (+) of the power supply, and on the other hand through the twenty-fourth resistor (R24) to the terminal input of the second 5-input circuit (NSP2) of the logic sum negation type is connected via nineteenth resistor (R19) to the positive pole (+) of the power source and partly to the cathode of the fifth Zener diode (DZ5). the twenty-third resistor (R23) to the terminal which is also the fourth wiring input (04), connectable to the control unit; the fifth input of the second 5-input logic sum negation (BBP2) circuit is connected through the 27th resistor (R27) to the positive terminal power, one anode of the third diode (D3), the cathode of which is connected to the first input of the first five-input 203 041 obvodu (HMP1) typu negace logického součinu a na nulový výstup ($) klopného obvodu (KO) typu J-K, který je přes dvacátý první kondensátor (C21) spájen s druhým vývodem (lij) pro připojení integrační kapacity téhož obvodu, pátý vstup druhého pětivstupového obvodu (NSP2) typu negace logického součtu je dále připojen přes čtrnáctý kondensátor (C14), patnáctý kondensátor (015) a dvacátý pátý odpor (R25) v sérii, jednak na druhý vstup prvního dvouvstupového obvodu (RMP1) typu negace logického součinu, jednak na pátý vstup prvního pětivstupového obvodu (NMPl) typu negace logického součinu, jednak na první vstup druhého dvouvstupového obvodu (NMD2) typu negace logického součinu, jednak na výstup druhého invertorů (INV2), spojený přes jedenáctý kondensátor (Cil) na vývod (N) pro připojení integrační kapacity, pátý vstup druhého pětivstupového obvodu (NMP2) typu negaoe logického součinu je připojen jednak na katodu sedmé Zenerovy diody (DZ7), jejíž anoda je připojena na nulový potenciál, jednak přes dvacátý šestý odpor (R26) na katodu druhé světelné diody (DS2), jejíž anoda je připojena na kladný pól (+) zdroje elektrické energie a tvoří současně desátý vstup (010) zapojení, připojitelný na řídicí jednotku, výstup druhého pětivstupového obvodu (NMP2) typu negace logického součinu je připojen jednak přes sedmý kondensátor (C7) na vývod (N) pro připojení integrační kapacity, jednak na vstup (C) druhého spouštěcího signálu druhého monostabilního klopného obvodu (MK02), jehož vstup (D) prvního spouštěcího signálu je připojen na kladný pól (+) zdroje elektrické energie, kdežto jeho vstupy (A, B) třetího a čtvrtého spouštěcího signálu jsou připojeny na nulový potenciál, první vstup (G) pro připojení časovacího členu druhého monostabilního klopného obvodu (MK02) je spojen přes dvacátý devátý odpor (R29) s druhým vstupem (H) pro připojení časovacího členu téhož obvodu, přičemž druhý vstup (H) pro připojení Časovacího členu je připojen přes osmý kondensátor (C8) na nulový potenciál, výstup<Q) druhého monostabilního obvodu (MK02) je připojen na katodu osmé Zenerovy diody (DZ8), jejíž anoda je připojena přes patnáctý odpor (R15) na vstup dalšího zesilovače s transistory (T3, 74) v Darlingtonovš zapojení, jehož výstup tvoří současně druhý výstup (002) zapojení, připojitelný na cívku vypínacího elektromagnetu, vývody (L, J, M) druhého monostabilního klopného obvodu (MK02) pro změnu funkce obvodu jsou navzájem propojeny, vývod (N) pro připojení integrační kapacity druhého monostabilního klopného obvodu (MK02) je připojen přes devátý kondensátor (C9) aa nulový potenciál, vstup prvního invertorů (INV1) je připojen jednak přes dvaoátý první odpor (R21) na kladný pól (+) zdroje elektrické energie, jednak na druhý vstup druhého dvouvstupového obvodu (NMD2)-tyPu negace logického součinu a tvoří současně šestý vstup (06) zapojení, připojitelný na řídioí jednotku, výstup prvního invertorů (INV1) je připojen přes desátý kondensátor (CIO) na vývod (N) pro připojení integrační kapacity téhož obvodu a na první vstup prvního dvouvstupového obvodu (NMD1) typu negaoe logického součinu, jehož výstup je připojen jednak přes třicátý odpor (R30) na katodu třetí světelné diody (DS3), jejíž anoda je připojena na kladný pól (+) zdroje elektrické energie, jednak přes třicátý devátý odpor (R39) na vývod, který tvoří současně třetí výstup (003) zapojení, připojitelný na signalizační obvody, vstup druhého invertorů (1NV2) je připojení přes dvacátý druhý odpor (R22) na kladný pól zdroje elektrické energie a tvoří současně sedmý vstup (07) zapojení, připojitelný na řídicí jednotku, výstup druhého dvouvstupového obvodu (RMD2) typu203 041 logic product negation (HMP1) and JK type flip-flop ($) zero output ($), which is coupled via the twenty-first capacitor (C21) to the second terminal (lij) for connecting the integration capacity of the same circuit, fifth input the second 5-input logic sum negation (NSP2) circuit is further connected through the 14th capacitor (C14), the 15th capacitor (015) and the 25th resistor (R25) in series, and to the second input of the first 2-input logic product negation (RMP1) for the fifth input of the first 5-input (NMP1) logic product negation type, for the first input of the second two-input (NMD2) logic product negation circuit, and second for the output of the second inverters (INV2) connected through the eleventh capacitor (Cil) ) to connect the integration capacity, the fifth input of the second five-input (NMP2) the cathode of the seventh Zener diode (DZ7), whose anode is connected to zero potential, and through the 26th resistor (R26) to the cathode of the second light-emitting diode (DS2), whose anode is connected to the positive pole (+) wiring input (010), connectable to the control unit, output of the second 5-input (NMP2) logic product negation circuit is connected via the seventh capacitor (C7) to the connection (N) for integration capacity connection and to the second trigger input (C) a second monostable flip-flop (MK02) whose input (D) of the first trigger signal is connected to the positive pole (+) of the power source, while its inputs (A, B) of the third and fourth trigger signals are connected to zero potential; G) to connect the timing member of the second monostable flip-flop (MK02) is connected via the twenty-ninth resistor (R29) sd a second input (H) for connecting a timing member of the same circuit, the second input (H) for connecting a Timing member is connected via the eighth capacitor (C8) to zero potential, the output <Q) of the second monostable circuit (MK02) is connected to the cathode of the eighth Zener diode (DZ8), whose anode is connected via a fifteenth resistor (R15) to the input of another amplifier with transistors (T3, 74) in Darlington connection, whose output is also a second output (002), connectable to the trip solenoid coil, terminals , J, M) of the second monostable flip-flop (MK02) for changing the function of the circuit are interconnected, the terminal (N) for connecting the integration capacity of the second monostable flip-flop (MK02) is connected through the ninth capacitor (C9) (INV1) is connected to the positive pole (+) of the power supply via the twenty-first resistor (R21) and step of the second two-input circuit (NMD2) -tyP for negating the logic product and at the same time forming the sixth input (06), connectable to the control unit, the first inverter output (INV1) is connected via the tenth capacitor (CIO) to the terminal (N) capacitance of the same circuit and to the first input of the first non-neo logical product (NMD1), the output of which is connected via a thirty resistor (R30) to the cathode of a third light-emitting diode (DS3), the anode of which is connected to the positive (+) power, first through the thirty-ninth resistor (R39) to the terminal which simultaneously forms the third output (003), connectable to the signaling circuits, the input of the second inverters (1NV2) is connected through the twenty-second resistor (R22) to the positive pole of the power supply; it also forms the seventh wiring input (07) connectable to the control unit, the output of the second dual input circuit (RM) D2) type 205 041 negace logického součinu je připojen jednak přes dvanáctý kondensátor (C12) na vývod (N) pro připojení integrační kapacity téhož obvodu, jednak přes třicátý první odpor (R31) na katodu čtvrté světelné diody (DS4), jejíž anoda je připojena na kladný pól (+) zdroje elektrické energie, jednak přes čtyřicátý odpor (R4O) na vývod, který tvoří současně čtvrtý výstup (004) zapojení, připojitelný na signalizační obvody, třetí a čtvrtý vývod (Yj. 22) pro připojení integrační kapacity klopného obvodu (K0) typu J-K jsou propojeny osmnáctým kondensátorem (C18), nastavovací vstup (S) a kombinační vstupy (Jl a J2) klopného obvodu (K0) typu J-K jsou připojeny na kladný pól (+) zdroje elektrické energie, hodinový vstup (CL) klopného obvodu (KO) typu J-K je připojen jednak přes třicátý sedmý odpor (R37) na kladný pól (+) zdroje elektrické energie, jednak na katodu deváté Zenerovy diody (DZ9), jejíž anoda je připojena na nulový potenciál, jednak přes čtyřicátý druhý odpor (R42) na vývod, který tvoří současně osmý vstup (08) zapojení, připojitelný na řídicí jednotku, klíčovaoí vstup (K) klopného obvodu (K0) typu J-K je připojen na nulový potenciál, pátý a šestý vývod (Yk a YTE) pro připojení integrační kapacity klopného obvodu (KO) typu J-K jsou propojeny devatenáctým kondensátorem (C19), jedničkový výstup (Q) klopného obvodu (KO) typu J-K je připojen jednak přes dvacátý kondensátor (C20) na první vývod (Yq) pro připojení integrační kapacity téhož obvodu, jednak na bázi pátého transistoru (T5), jehož kolektor je připojen na kladný pól (+) zdroje elektrické energie a jeho emitor přes třicátý šestý odpor (R36) na anodu čtvrté diody, jejíž katoda je připojena jednak přes třicátý pátý odpor (R35) na kolektor šestého transistoru (T6), jednak na anodu páté světelné diody (DS5), jejíž katoda je připojena na nulový potenciál, emitor šestého transistoru (T6) je připojen jednak na katodu páté diody (D5), jednak přes šestnáctý kondensátor (C16) na nulový potenciál, jednak na kladný pól nezávislého zdroje (Bat) elektrické energie, jehož záporný pól je připojen na nulový potenciál, báze šestého transistoru (T6) je připojena jednak přes třicátý čtvrtý odpor (R34) na nulový potenciál, jednak přes třicátý třetí odpor (R33) na anodu páté diody (D5), jednak přes druhý spínač (SP2) s vypínacím kontaktem na anodu páté diody (D5), přičemž první spínač (SPI) je mechanicky spřažen s druhým spínačem (SP2) a anoda páté diody (D5) je připojena přes třicátý druhý odpor (R32) na kladný pol (+) zdroje elektrické energie.205 041 negation of the logic product is connected both through the twelfth capacitor (C12) to the terminal (N) for connecting the integration capacity of the same circuit and through the thirty first resistor (R31) to the cathode of the fourth light emitting diode (DS4). (+) power sources, both through a forty resistor (R4O) to a terminal which simultaneously forms a fourth output (004), connectable to the signaling circuits, a third and a fourth terminal (Yj. 22) for connecting the flip-flop integration capacity (K0) type JK are connected by eighteenth capacitor (C18), setting input (S) and combination inputs (J1 and J2) of flip-flop (K0) type JK are connected to positive pole (+) of power source, clock input (CL) flip-flop ( KO) of JK type is connected via thirty-seventh resistor (R37) to the positive pole (+) of the power supply and to the cathode of the ninth Zener diode (DZ9), whose anode is connected to the zero potential, on the one hand through the forty-second resistor (R42) to the terminal, which also forms the eighth wiring input (08), connectable to the control unit, the keying input (K) of the JK flip-flop (K0) and the sixth terminal (Yk and YTE) for connecting the JK type flip-flop (KO) integration capacity are connected by a nineteenth capacitor (C19), the one output (Q) of the JK flip-flop (KO) is connected via a twenty capacitor (C20) to the first terminal (Yq) for connecting the integration capacity of the same circuit, based on the fifth transistor (T5), the collector of which is connected to the positive pole (+) of the power supply and its emitter through thirty-sixth resistor (R36) to the anode of the fourth diode is connected via thirty-fifth resistor (R35) to the collector of the sixth transistor (T6) and to the anode of the fifth light-emitting diode (DS5), the cathode of which is potential, the emitter of the sixth transistor (T6) is connected both to the cathode of the fifth diode (D5) and through the 16th capacitor (C16) to zero potential and to the positive pole of an independent power source (Bat) potential, the base of the sixth transistor (T6) is connected both via the thirty-fourth resistor (R34) to zero potential, and through the thirty-third resistor (R33) to the anode of the fifth diode (D5) and through the second switch (SP2) a fifth diode (D5), wherein the first switch (SP1) is mechanically coupled to the second switch (SP2) and the anode of the fifth diode (D5) is connected via a thirty-second resistor (R32) to a positive pole (+) of the power source.
CS868178A 1978-12-21 1978-12-21 Connection for the control of the distribution devices of the high voltage CS205641B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS868178A CS205641B1 (en) 1978-12-21 1978-12-21 Connection for the control of the distribution devices of the high voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS868178A CS205641B1 (en) 1978-12-21 1978-12-21 Connection for the control of the distribution devices of the high voltage

Publications (1)

Publication Number Publication Date
CS205641B1 true CS205641B1 (en) 1981-05-29

Family

ID=5437726

Family Applications (1)

Application Number Title Priority Date Filing Date
CS868178A CS205641B1 (en) 1978-12-21 1978-12-21 Connection for the control of the distribution devices of the high voltage

Country Status (1)

Country Link
CS (1) CS205641B1 (en)

Similar Documents

Publication Publication Date Title
ES2143706T3 (en) REMOTE CONTROL RESIDENTIAL CIRCUIT BREAKER.
CN105185623A (en) DC electronic arc-extinguishing device
JP2001057780A (en) Offline discharge protection device
ES2119087T3 (en) SURGE PROTECTION CIRCUIT.
CS205641B1 (en) Connection for the control of the distribution devices of the high voltage
JPS6030140B2 (en) telephone circuit
CA2316488A1 (en) Circuit interrupter with non-symmetrical terminal collar
CN112586088A (en) Drive system and movable platform
GB1007768A (en) Improvements relating to darlington configuration transistor circuits
CN214315701U (en) Single live wire panel switch circuit
CN210868262U (en) ABS system indicator lamp control circuit
CN109995352A (en) A kind of DC solid-state relay
CN212463068U (en) Constant-current zero-power-consumption bistable circuit
CN212343306U (en) Electronic switch and control circuit thereof
RU2003117303A (en) DEVICE FOR PROTECTING ELECTRICAL INSTALLATION FROM ABNORMAL OPERATION MODE
CN116683759A (en) Reconfigurable strong-drive time-sharing starting method and circuit
RU2006126856A (en) VOLTAGE SWITCH PROTECTED FROM CURRENT OVERCURRENT
SE0401321D0 (en) Electronic plug and adapter cable, as well as general electronic switching element in wall switches and electronic fuses with overcurrent protection for all current etc.
CN221885028U (en) Combined circuit breaker N-level power supply structure
CN211557241U (en) Multi-path single-fire switch circuit capable of outputting anti-crosstalk and electric appliance
CN221979136U (en) A fire lamp control circuit
CN218415818U (en) Power supply circuit and electronic device
CN220822629U (en) Overvoltage reverse connection preventing circuit
CN214125336U (en) Light filling cell-phone protective housing of shooing
SE8404658L (en) ELECTRONIC SWITCH DEVICE