CS205335B1

CS205335B1 - Connexion of transmitter and receiverlogical circuits of terminal system with pulse-code modulation

Info

Publication number: CS205335B1
Application number: CS837577A
Authority: CS
Inventors: Vladislav Novotny; Oldrich Prusa; Petr Sejrek
Original assignee: Vladislav Novotny; Oldrich Prusa; Petr Sejrek
Priority date: 1977-12-14
Filing date: 1977-12-14
Publication date: 1981-05-29

Description

Vynález se týká logických obvodů vysílače a přijímačei koncového zařízení systému s pulsně kódovou modulací (PCM) uspořádaných v síti pro dosažení logaritmické kompresní charakteristiky.The invention relates to the logic circuits of a transmitter and receiver of a pulse-code modulation (PCM) system terminal arranged in a network to achieve a logarithmic compression characteristic.

Ke zlepšení jakosti přenosu se u zařízení s PCM používá mžikových kompandorů, které upravují přenášený hovorový signál pro optimální útlum kvantizačního zkreslení. Používaná logaritmická kompresní charakteristika je aproximována třinácti úseky s poměrem strmostí sousedních úseků 1:2. Charakteristika je v jedné polaritě rozdělena ná sedm úseků s rozdílnou strmostí. Velikost zakódovaného signálu je vyjádřena osmibitovou kódovou skupinou, ve které první bit určuje polaritu signálu. Následující skupina tří bitů určuje segment kompresní charakteristiky. Zbývající čtyři bity představují výsledek lineárního čtyřbitového kódování. Na volbě segmentu závisí velikost normálových vah, použitých pro lineární kódování.To improve transmission quality, PCM devices use instantaneous compensators to adjust the transmitted speech signal for optimal attenuation of quantization distortion. The used logarithmic compression characteristic is approximated by thirteen sections with the slope ratio of adjacent sections 1: 2. The characteristic is divided in one polarity into seven sections with different steepness. The size of the encoded signal is expressed by an 8-bit code group in which the first bit determines the polarity of the signal. The following group of three bits determines the segment of the compression characteristic. The remaining four bits represent the result of linear four-bit encoding. The size of the normal weights used for linear coding depends on the segment selection.

Jsou známy analogové kompandory, jejichž nevýhodou je obvodová složitost, nutnost výběru součástek, složitá teplotní kompenzace a choulostivost při nastavování. Obvody bývají často· uloženy v termostatu. Dále jsou známé digitální kompandory s redukcí, tvořené spojením lineárního převodníku analog-kód s velkým počtem kvantizačních stup2 ňů a logické digitální sítě. Redukcí nadbytečných kódových míst, vznikajících při kódování lineárním kodérem, je dosaženo požadované kompresní charakteristiky. Nevýhodou těchto kompandorů jsou vysoké nároky na přesnost a především na rychlost použitého lineárního kodéru. Jiné známé kompandory s logikou zaručují, že se kódování účastní pouze ta část kvantizačních stupňů lineárního převodníku, která odpovídá požadované kompresní charakteristice. Nevýhodou známého dosavadního obvodového řešení je, že v cestě logického' povelu leží při různých kódových skupinách nestejný počet logických obvodů. Logické povely pak přicházejí na váhovací spínače převodníku s různou dobou zpoždění a jednotlivé váhovací spínače nespínají současně. V analogovém kvantovaném signálu se to projeví jako parazitní přechodový jev. Další nevýhodou je nepřehlednost logické sítě, ztěžující kontrolu při výrobě a opravách jednotky.Analog companders are known which have the disadvantages of circumferential complexity, the need for component selection, complicated temperature compensation and tricky adjustment. Circuits are often stored in a thermostat. Further known are digital reducers consisting of combining a linear analog-code converter with a large number of quantization stages and a logical digital network. By reducing the redundancy of the coding sites resulting from linear encoder coding, the desired compression characteristic is achieved. The disadvantage of these compandors is the high demands on accuracy and especially on the speed of the used linear encoder. Other known logic comandants guarantee that only the portion of the quantization stages of the linear transducer that corresponds to the desired compression characteristic participates in the encoding. A disadvantage of the known circuit solution so far is that an uneven number of logic circuits lie in the path of the logical command with different code groups. The logic commands then arrive at the transmitter weighing switches with different delay times and the individual weighing switches do not switch simultaneously. In an analog quantized signal, this is manifested as a parasitic transient. Another disadvantage is the lack of clarity of the logical network, which makes it difficult to control the production and repair of the unit.

Očelem vynálezu je odstranit uvedené neivýhody. Podlei podstaty vynálezu se toho dosahuje tím, že paměťové obvody pro záznam kódové kombinace' určující úsek kompresní charakteristiky jsou připojeny na vstupy převodníku z kódu BCD na kód 1 z n, kde n je počet úseků kompresní charakteristiky v jedné polaritě, jednotlivé výstupy převodníku z kódu BCD na. kód 1 z n odpovídající prvému až n-tému úseku kompresní charakteristiky jsou připojeny jednak přes součtové logické obvody k odpovídajícím váhovacím spínačům lineárního převodníku, jednak k matici sestavené z dvouvstupých logických obvodů uspořádaných do m řádků a k sloupců, kde m je počet úseků kompresní charakteristiky v jedné polaritě s rozdílnou strmostí a k je stupeň lineárního kódování v jednotlivém kompresním úseku, přičemž v této matici jsou vodorovně propojeny prvé vstupy logických obvodů stejného· řádku, svisle jsou propojeny druhé vstupy logických obvodů stejného sloupce a tyto druhé vstupy jsou zároveň připojeny k paměťovým obvodům pro záznam lineárně kódujících bitů, a dále je spojen vstup logického obvodu m-tého řádku a k-tého sloupce s výstupem logického· obvodu m-l řádku a k+1 sloupce, tyto výstupy jsou připojeny jednak přes odpory na napájecí napětí, jednak přes druhé vstupy součtových logických obvodů k váhovacím spínačům lineárního převodníku.It is an object of the invention to eliminate these disadvantages. According to the essence of the invention, this is achieved in that the code combination recording code combination determining the compression characteristic segment is connected to the converter inputs from the BCD code to 1 n, where n is the number of compression characteristic segments in one polarity; on. code 1 nn corresponding to the first to n-th section of the compression characteristic are connected both via the sum logic circuits to the corresponding weighing switches of the linear converter, and to a matrix composed of two-input logic circuits arranged in m rows and columns where m is the number of compression characteristic sections in one polarity with different steepness and k is the degree of linear coding in a single compression section, in which matrix the first inputs of logical circuits of the same row are horizontally connected, second inputs of logical circuits of the same column are vertically connected and these second inputs are connected to memory circuits for recording linearly coding bits, and the input of the logic circuit of the m-th row and the k-th column is connected to the output of the logic circuit ml row and k + 1 column, these outputs are connected via resistors to the supply voltage Inputs of total logic circuits to the weighing switches of the linear converter.

Výhodou zapojení podle vynálezu je, že jsou obvody lineárního kódování uspořádány do přehledné pravidelné maticové sítě, ve které povelové impulsy procházejí vždy stejným počtem logických obvodů, takže doba jejich průchodu, tj. doba zpoždění, je konstantní.An advantage of the circuitry according to the invention is that the linear coding circuits are arranged in a well arranged regular matrix network, in which the command pulses always pass through the same number of logic circuits, so that their passage time, i.e. the delay time, is constant.

Příklad vynálezu je dále popsán pomocí výkresu, kde na obr. 1 jsou logické obvody v kodéru vysílače·, na obr. 2 jsou logické obvody v dekodéru přijímače a na obr. 3 je tabulka ukazující jednoznačné určení segmentu kompresní charakteristiky a následující lineární kódování. Použitý jedenáctibitový kodér na obr. 1 obsahuje jedenáct normálových vah, VI až Vil, tj. normálových proudů či napětí. V prvním kroku jsou všechny normálové váhy VI až Vil odpojeny a komparátor určí polaritu kódovaného signálu. Ve druhém kroku sei vždy připojí váha V4. Je-li kódovaný signál větší než váha V4, tj. leží-li v některém ze segmentů A, B, C, D charakteristiky v tabulce na obr. 3, je výrok komparátoru log 1 a ve třetím kroku· se připojí váha V2. Komparátor určí, zda je signál větší než V2, pak ve čtvrtém kroku se připojí váha VI, nebo zda je signál menší než váha V2, pak ve čtvrtém kroku se připojí váha V3. Jestliže naopak ve druhém kroku byl signál menší než váha V4, tj. jeho velikost odpovídá některému ze segmentů E, F, G, H, je výrok komparátoru log 0 a ve třetím kroku se připojí váha V6. V dalším kroku se připojí váha V5, je-li signál větší než VB, a připojí se váha V7, je-li signál menší než váha V6.An example of the invention is further described by means of the drawing, in which Fig. 1 is the logic circuitry in the transmitter encoder, Fig. 2 is the logic circuitry in the receiver decoder, and Fig. 3 is a table showing the unambiguous determination of the compression characteristic segment and subsequent linear coding. The 11-bit encoder used in FIG. 1 comprises eleven normal weights, VI to VII, i.e. normal currents or voltages. In the first step, all normal weights V1 to Vil are disconnected and the comparator determines the polarity of the encoded signal. In the second step, the balance V4 is always connected. If the coded signal is greater than the weight V4, i.e. if it is in one of the characteristic segments A, B, C, D in the table in Fig. 3, the comparator statement is log 1 and in the third step · the weight V2 is added. The comparator determines whether the signal is greater than V2, then weighs V1 in the fourth step, or whether the signal is less than V2, then V3 in the fourth step. Conversely, if in the second step the signal was less than the weight V4, i.e. its size corresponds to one of the segments E, F, G, H, the comparator statement is log 0 and in the third step the weight V6 is added. In the next step, the weight V5 is connected if the signal is greater than VB, and the weight V7 is connected if the signal is less than V6.

Pomocí sedmi normálových vah VI až V7 a tří pracovních cyklů byl jednoznačně určen segment charakteristiky, ve kterém se kódovaný signál nachází a tedy i měřítko, ve kterém bude v následujících čtyřech krocích signál lineárně kódován. Všechny varianty jsou popsány v tabulce na obr. 3.Using the seven normal weights VI to V7 and three duty cycles, the segment of the characteristic at which the coded signal is located and thus the scale at which the signal will be linearly coded in the next four steps was unambiguously determined. All variants are described in the table in Fig. 3.

V zapojení logické sítě na obr. 1 jsou výstupy převodníku P z kódu BCD na kód jedna z osmi připojeny na váhovací spínače VSI až VS7. Vstupy převodníku P z kódu BCD na kód jedna z oismi jsou ovládány výstupy paměťových obvodů PO1 pro záznam druhého a čtvrtého bitu. Tím je zajištěno určení segmentu charakteristiky podle tabulky na obr. 3. Kromě toho výstupy převodníku P z kódu BCD ná kód jedna z osmi aktivují vždy jednu ze sedmi vodorovných řad matice sestavené z dvouvstupých logických obvodů Bil až B74. Matice má v obecném zapojení m řádků a k sloupců, v uvedeném příkladu je m=7 a k=4. Na svislé sběrnice matice přicházejí postupně impulsy z paměťových obvodů PO2 pro záznam pátého až osmého bitu. Diagonálně propojen né výstupy matice umožňují průchod logických povelů na váhovací spínače VSI až VSll a tedy lineární kódování s použitím vhodných vah podle tabulky na obr. 3.In the logical network connection of Fig. 1, the outputs of the converter P from BCD to code one of eight are connected to weighing switches VSI to VS7. The inputs of the converter P from BCD code to one of the oismi code are controlled by the outputs of the PO1 memory circuits for recording the second and fourth bits. This ensures the determination of the characteristic segment according to the table in FIG. 3. In addition, the outputs of the converter P from the BCD code and one of the eight codes each activate one of the seven horizontal rows of a matrix composed of two-input logic circuits B1 to B74. In general, the matrix has m rows and k columns, in the example, m = 7 and k = 4. The vertical matrix buses receive pulses from PO2 memory circuits for recording the fifth to eighth bits. The diagonally connected matrix outputs allow logic commands to be transmitted to the weighing switches VSI to VS11 and hence linear coding using the appropriate weights according to the table in Figure 3.

Logické obvody digitálního expandoru přijímače pro dvanáct'normálových vah VI až V12 jsou na obr. 2. Vzhledem k tomu, že u přijímače je vždy po stanovení segmentu charakteristiky připojena trvale poloviční váha než nejmenší váha použitá pro kódování v tomto segmentu, jedná se o pětibitové lineární kódování. V matici přibývá pátý sloupec logických obvodů B15 až B75.The receiver digital expander logic circuits for the twelve-normal scales VI to V12 are shown in Fig. 2. Since the receiver is always connected to half the weight used for the coding in that segment, always after the characteristic segment is determined, this is a five-bit linear coding. The fifth column of logic circuits B15 to B75 is added in the matrix.

Obdobným způsobem je možno navrhnout logickou síť i pro jiné typy kompresních charakteristik.Similarly, it is possible to design a logical network for other types of compression characteristics.

Claims

Object of the invention

Connection of the logic circuits of the transceiver system of the pulse code modulation system characterized in that the memory circuits (PO1j for the code combination recording determining the compression characteristic section) are connected to the converter inputs (P) from BCD to 1 n, where n is the number of sections compression characteristics in one polarity, individual outputs of the converter (P) from BCD to code 1 n corresponding to the first to n-th section of the compression characteristic are connected via the sum logic circuits (SI to Sn + k-lj) to the corresponding weighing switches (VSI to VSn + k-1j of a linear converter, both to a matrix composed of two-input logic circuits (Bil to Bmk) arranged in m rows and columns, where m is the number of compression characteristic segments in one polarity with different steepness and k is the degree of linear coding in each compression segment wherein the matrix is horizontal The first inputs of logic circuits (Bil to Bmk] of the same row are connected vertically, second inputs of logic circuits (Bil to Bmk] of the same column are vertically connected and these second inputs are connected to memory circuits (PO2) for recording linear coding bits. connected output of logic circuit (Bil to Brnik) of m-th row and k-th column with output of logic circuit (Bil to Bmk] m-1 row and k + 1 column, these outputs are connected via resistors (R1 to R10) to supply voltage, on the one hand through the inputs of the sum logic circuits (SI to Sn + k-1j) to the weighing switches (VSI to VSn + k-1) of the linear converter.