CS205334B1

CS205334B1 - Connecting device with conversion of transferred information structure

Info

Publication number: CS205334B1
Application number: CS826177A
Authority: CS
Inventors: Vladimir Hamata
Original assignee: Vladimir Hamata
Priority date: 1977-12-09
Filing date: 1977-12-09
Publication date: 1981-05-29

Description

Vynález se týká spojovacího zařízení s konverzí struktury přenášené informace v diskrétním tvaru mezi zařízeními, která pracují s různými strukturami a délkami dat.BACKGROUND OF THE INVENTION The present invention relates to a device for converting the structure of transmitted information in discrete form between devices that handle different structures and data lengths.

Dosud užívaná spojovací zařízení umožňují kromě přenosu informace 1 vyrovnávání různých rychlostí spolupracujících zařízení pomocí vyrovnávací paměti. Spojovaná zařízení však musí splňovat podmínku stejné struktury zpracovávané informace, neboť ta se během přenosu nemění. Není-li uvedený požadavek stejné struktury zpracovávané informace splněn, je nutné provádět úpravy případně i překonstruování vstupní resp. výstupní strany jednoho ze spojovacích zařízení.The connection devices used hitherto allow, in addition to the transmission of information 1, the buffering of different speeds of the cooperating devices. However, the equipment to be coupled must meet the condition of the same structure of the information being processed, since it does not change during transmission. If the mentioned requirement of the same structure of the processed information is not met, it is necessary to make adjustments or redesign of the input resp. the output side of one of the coupling devices.

Uvedené nedostatky odstraňuje spojovací zařízení s konverzí struktury přenášené informace, sestávající z vyrovnávací paměti, na jejíž výstup je napojen demultíplexer, opatřený výstupní svorkou, podle vynálezu, jehož podstata spočívá v tom, že na vstup vyrovnávací paměti je napojen první výstup adaptivního obvodu, opatřeného vstupní svorkou, jehož druhý výstup je spojen se vstupem predekodéru. První výstup predekodéru je napojen na první vstup řídicího obvodu paměti a druhý výstup predekodéru je spojen s prvním řídicím vstupem nulovacího, obvodu, jehož výstup je spojen s dru2 hým vstupem řídicího obvodu paměti. První výstup řídicího obvodu paměti je napojen na vstup bloku proi řízení kanálu O, jehož první řídicí výstup je spojen s řídicím vstupem demultiplexeru, druhý řídicí výstup je napojen na druhý řídicí vstup nulovacího obvodu a třetí řídicí výstup je spojen s prvním řídicím vstupem bloku pro řízení kanálu I. Výstup bloku pro řízení kanálu I je napojen na vstup generátoru řídicích impulsů, jehož první synchronizační výstup je spojen se synchronizačním vstupem řídicího, obvodu paměti a druhý synchronizační výstup je spojen sei synchronizačním vstupem nulovacího obvodu. Druhý výstup řídicího obvodu paměti je napojen na řídicí vstup vyrovnávací paměti a třetí výstup řídicího obvodu paměti je napojen na druhý řídicí vstup bloku pro· řízení kanálu I. Blok pro· řízení kanálu I je opatřen vstupem a výstupem pro řízení přenosu informace kanálem I a blok pro řízení kanálu O je opatřen vstupem a výstupem pro řízení přenosu informace kanálem O.These drawbacks are eliminated by a communication device with a conversion of the structure of the transmitted information, consisting of a buffer to the output of which is connected a demultiplexer provided with an output terminal according to the invention, characterized in that the input of the buffer is connected a terminal whose second output is connected to the input of the precoder. The first output of the precoder is coupled to the first input of the memory control circuit, and the second output of the precoder is coupled to the first control input of the reset circuit, the output of which is coupled to the second input of the memory control circuit. The first memory control circuit output is coupled to the O-channel control block input whose first control output is coupled to the demultiplexer control input, the second control output is coupled to the second reset circuit control input, and the third control output is coupled to the first control block control input The output of the channel I control block is connected to the input of the control pulse generator, the first synchronization output of which is connected to the synchronization input of the control circuit and the second synchronization output is connected to the synchronization input of the reset circuit. The second memory control circuit output is coupled to the buffer control input, and the third memory control circuit output is coupled to the second control input of the channel I control block. The channel I control block is provided with an input and output control channel I and block for channel O control, there is an input and output for controlling the transmission of information by channel O.

Spojovací zařízení podle vynálezu umožňuje provést během přenosu dat i změnu jejich, struktury a tím dovoluje spojovat zařízení pracující s různými datovými strukturami.The connection device according to the invention makes it possible to change the structure of the data during the transmission of the data and thus allows the connection of devices working with different data structures.

Uvedené spojovací zařízení lze realizovat s minimální prostorovou zástavbou z běžných logických integrovaných obvodů. Lze je používat všudei tam, kde jsou provozní podmínky pro elektronická zařízení tohoto druhu. Vysoká spolehlivost a životnost zařízení je určena použitými konstrukčními prvky.Said coupling device may be realized with a minimum of space from conventional logic integrated circuits. They can be used wherever there are operating conditions for electronic devices of this kind. The high reliability and service life of the device is determined by the design elements used.

Vynález je blíže objasněn na příkladu provedení pomocí připojeného výkresu, na němž je znázorněno blokové schéma spojovacího zařízení podle vynálezu.The invention is explained in more detail by way of example with reference to the accompanying drawing, in which a block diagram of a coupling device according to the invention is shown.

Spojovací zařízení podle, vynálezu je tvořeno vyrovnávací pamětí 7, na jejíž výstup je napojen demultiple.xer 9, na jehož výstupní svorku je napojen kanál Ó vstupního zařízení 11.The connection device according to the invention is constituted by a buffer 7, the output of which is connected to the demultiple xer 9, to the output terminal of which the channel 6 of the input device 11 is connected.

Vstup vyrovnávací paměti 7 je napojen na první výstup adaptivního obvodu 2, na jehož vstupní svorku je napojen kanál I výstupního zařízení 1. Druhý výstup adaptivního obvodu 2 je spojen se vstupem predekodéru 4, jehož první výstup je napojen na první vstup řídicího obvodu 8 paměti a jehož druhý výstup je spojen s prvním řídicím vstupem nulovacího¹ obvodu 6. Výstup nulovacího obvodu 6 je spojen s druhým vstupem řídicího obvodu 8 paměti, jehož první výstup je napojen na vstup bloku 10 pro řízení kanálu O, jehož první řídicí výstup je spojen, s řídicím vstupem demultiplexeru 9, druhý řídicí výstup je napojen na druhý řídicí vstup nulovacího obvodu 6 a třetí řídicí výstup je spojen s prvním řídicím vstupem· bloku 3 pro řízení kanálu I. Výstup bloku 3 pro. řízení kanálu I je napojen na vstup generátoru 5 řídicích impulsů, jehož první synchronizační výstup je spojen se synchronizačním vstupem· řídicího obvodu 8 paměti a druhý synchronizační výstup jeh spojen se synchronizačním vstupem nulovacího obvodu 6. Druhý výstup řídicího obvodu 8 paměti je napojen na řídicí vstup vyrovnávací paměti 7 a třetí výstup řídicího obvodu 8 paměti je napojen na druhý řídiící vstup bloku 3 pro řízení kanálu I. Blok 3 pro řízení kanálu I je napojen svým vstupem, a výstupem pro řízení přenosu informace kanálem· I na výstupní zařízení 1 a blok 10 pro řízení kanálu O jíe svým vstupem, a výstupem pro řízení přenosu informace kanálem O napojen na vstupní zařízení 11.The buffer input 7 is connected to a first output of the adaptive circuit 2, to whose input terminal the channel I of the output device 1 is connected. The second output of the adaptive circuit 2 is connected to the input of the precoder 4, the first output of which is connected to the first input of the memory control circuit 8; the second output is connected to a first control input of the reset circuit ¹ 6. outlet reset circuit 6 is connected to the second input of the memory control circuit 8, whose first output is connected to the input of block 10 to control the channel a, the first control output is connected with by the control input of the demultiplexer 9, the second control output is connected to the second control input of the reset circuit 6 and the third control output is connected to the first control input of the block 3 for channel I control. the channel I control is connected to the input of the control pulse generator 5, the first synchronization output of which is connected to the synchronization input of the memory control circuit 8 and the second synchronization output is connected to the synchronization input of the reset circuit 6. the buffer control 7 and the third output of the memory control circuit 8 are connected to the second control input of the channel I control block I. The channel I control block 3 is connected by its input and the output for controlling the transmission of information by channel I to output device 1 and block 10. for controlling channel O by its input, and by an output for controlling the transmission of information by channel O connected to the input device 11.

Adaptivní obvod 2 upravuje vstupní data přicházející kanálem I z výstupního zařízení 1 tak, aby svými úrovněmi a tvarem byly kompatibilní s použitými konstrukčními prvky spojovacího zařízení. Blok 3 pro řízení kanálu I zajišťuje výměnu řídicích signálů S’ výstupním zařízením 1. Signál z řídicího vstupu výstupního zařízení 1 oznamuje pří4 tomnost dat na kanálu I a signálem na řídicí výstup výstupního zařízení 1 z bloku 3 pro řízení kanálu I je žádáno připravení dalších dat k přenosu. Podobným způsobem je řízen i kanál 0 vstupního zařízehí > li. Blok 10 pro řízení kanálu 0 oznamuje vstupnímu zařízení li přítomnost dat na kanálu 0 a přijímá žádost o· vyslání dalších, dat. Signál z bloku 3 pro řízení kanálu I inicializuje činnost generátoru 5 řídicích impulsů, který synchronizuje činnost nulovacího obvodu 6 a řídicího obvodu 8 paměti. Nulovací obvod 6 zajišťuje prostřednictvím signálu z predekodéru 4 a signálu z bloku 10 pro ří-^?zení kanálu 0 správné nastavení řídicího obvodu 8 paměti. Řídicí obvod 8 paměti genen ruje na řídicí vstup vyrovnávací paměti 7 zápisové pulsy, které provádí uložení dát z adaptivního obvodů 2 do příslušné části vyrovnávací paměti 7. Po skončení zápisu do vyrovnávací paměti 7 předává řídicí obvod 8 paměti řízení buď bloku 10 pro řízení kanálu 0 nebo bloku 3 pro řízení kanálu I. Celý obsah vyrovnávací paměti 7 se přenáší do multiplexeru 9, který konvertuje strukturu uložené informace a provádí ukládání výstupních dat do částí, které podle, řídicího signálu, z bloku 10 pro řízení kanálů 0 odesílá do vstupního zařízení 11. Kapacita vyrovnávací paměti 7 je postačující pro uložení více než jedné ucelené informace, která je přenášena mezi výstupním zařízením 1 a vstupním zařízením 11, což umožňuje přenos celých informačních bloků a omezuje závislost zahájení přenosu kanálem 0 na dokončení zápisu do vyrovnávací paměti 7. Predekodér 4 umožňuje podle předběžné analýzy dat přicházejících z adaptivního obvodu 2 takové nastavení řídicího obvodu 8 paměti, že se provede přepis jen na určité části informace uložení ve vyrovnávací paměti 7 a následuje odeslání takto vytvořené nové informace vstupnímu zařízení 11.The adaptive circuit 2 adjusts the input data coming through the channel I from the output device 1 so that its levels and shape are compatible with the construction elements of the coupling device used. The channel I control block 3 exchanges control signals S 'with the output device 1. A signal from the control input of the output device 1 indicates the presence of data on channel I and a signal to the control output of the output device 1 from the channel I control block 3 requires additional data to transfer. Similarly, channel 0 of the input device 11 is controlled. Channel 0 control block 10 notifies the input device when data is present on channel 0 and receives a request to transmit further data. The signal from the channel control block 3 initiates the operation of the control pulse generator 5, which synchronizes the operation of the reset circuit 6 and the memory control circuit 8. The reset circuit 6 provides a signal from the precoder 4 and a signal from the block 10 for the controller ^. setting of channel 0 correct setting of memory control circuit 8. The memory control circuit 8 generates write pulses to the buffer control control input 7, which performs storing to give from the adaptive circuit 2 to the appropriate part of the buffer 7. After writing to the buffer 7, the memory control circuit 8 passes control to either channel 10 control block 10. or the channel control block I. The entire contents of the buffer 7 are transmitted to the multiplexer 9, which converts the structure of the stored information and performs the storage of the output data into portions which according to the control signal from the channel control block 10 sends to the input device 11. The capacity of the buffer 7 is sufficient to store more than one coherent information that is transmitted between the output device 1 and the input device 11, which allows the transmission of whole information blocks and limits the dependency of the start of transmission by channel 0 on completion of write buffering. 7. The precoder 4 allows, according to the preliminary analysis of the data coming from the adaptive circuit 2, the memory control circuit 8 to be adjusted so that only certain parts of the buffer information 7 are rewritten and the new information thus generated is sent to the input device 11.

Bloková struktura spojovacího zařízení podle vynálezu může být pro některé aplikace upravena například změnou počtu řídících signálů mezi jednotlivými bloky nebo i vynecháním některého bloku, například predekodéru 4. Počet řídicích signálů obou kanálů a struktura bloků 3 a 10 pro řízení kanálů I a 0 jsou závislé na vlastnostech zařízení připojených v konkrétní aplikaci. Obvod demultiplexeru 9 může být doplněn o adaptační obvod upravující úroveň i tvar výstupních dat do formy kompatibilní se vstupním zařízením 11. Funkce spojovacího, zařízení podle vynálezu může být realizována programově s využitím mikroprocesoru.The block structure of the coupling device according to the invention can be adapted for some applications by, for example, changing the number of control signals between blocks or even omitting a block, for example a precoder 4. The number of control signals of both channels and the structure of blocks 3 and 10 to control channels I and 0 depend properties of devices connected in a specific application. The circuit of the demultiplexer 9 may be supplemented by an adaptation circuit adjusting the level and shape of the output data to a form compatible with the input device 11. The function of the coupling device according to the invention may be implemented programmatically using a microprocessor.

Claims

Object of the invention

A device for converting a structure of transmitted information comprising a buffer to which an output of a demultiplexer provided with an output terminal is connected, characterized in that a buffer output (7j) is connected to a first output of an adaptive circuit (2) provided with an input terminal. the second output is connected to the input of the precoder (4j), the first output of which is connected to the first input of the control circuit (8j) and the second output of which is connected to the first control input of the reset circuit (6) 8j of memory and a first output of the control circuit (8j of the memory is connected to the input of the block. (10) for channel 0 control, whose first control output is connected to the control input of the demultiplexer (9); the third control output is coupled to the first control input of the control block (3) channel 1, the output of which is connected to the input of the control pulse generator (5), the first synchronization output of which is connected to the synchronization input of the memory control circuit (8) and the second synchronization output of the reset circuit (6), the memory circuit (8) is coupled to the buffer control input (7) and the third output of the memory control circuit (8) is coupled to the second control input of the channel I control block (3), the channel I control block (3) having an input and an output for controlling the transmission of information by channel I, and the block (10) for controlling the channel 0 is provided with an input and an output for controlling the transmission of information by channel 0.