CS205252B1 - Decadic synthesizer of frequency - Google Patents
Decadic synthesizer of frequency Download PDFInfo
- Publication number
- CS205252B1 CS205252B1 CS911977A CS911977A CS205252B1 CS 205252 B1 CS205252 B1 CS 205252B1 CS 911977 A CS911977 A CS 911977A CS 911977 A CS911977 A CS 911977A CS 205252 B1 CS205252 B1 CS 205252B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- output
- frequency
- input
- frequency divider
- cell
- Prior art date
Links
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000005526 G1 to G0 transition Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Vynález se týká dekadického syntezátorů kmitočtu. V syntezátorech kmitočtu bě využívá buň přímých metod aditivní syntézy kmitočtu,nebo nepřímých metod syntézy pomocí fázově zavěšených oscilátorů. Nevýhodou aditivní syntézy, založené na sčítání, odečítání, násobení a dělení kmitočtu, je vznik intermodulačních produktů ve směšovacích jednotlivých stupňů syntezátorů. Výhodou však je možnost řadit jednotlivé bloky iterativně a dosáhnout tak libovolně jemného kmitočtového členění výstupního signálu. Nevýhodou známých zapojení vícesmyčkových fázových závěsů s napěíově řízenými oscilátory je pokles kmitočtu signálů v obvodech fázových komparátorů při zvyšovaných požadavcích na jemnost kmitočtového členění.
Nízký, kmitočet v obvodu fázového komparátoru zhoršuje stabilitu stacionární fáze výstupního signálu, prodlužuje dobu potřebnou ke změně kmitočtu a obtížně se odstraňuje jeho vliv na nežádoucí fázovou modulaci výstupního signálu.
Nevýhody obou známých systémů odstraňuje dekadický syntezátor kmitočtu podle vynálezu, jehož podstata spočívá v tom, že blok pro nastavování kmitočtů obsahuje přestavitelný dělič kmitočtu s hodnotou jedna, dvě, čtyři nebo osm a přestavitelný dělič kmitočtu s hodnotou celistvé mocniny deseti. Dále obsahuje obvod pro nastavení kmitočtu, obvody pro vytváření signálů s diskrétními kmitočty ve formě iterativního řetězce, který se skládá z libovolného počtu článků. Každý článek obsahuje napěíově řízený oscilátor, první proměnný dělič kmitočtu, fázový komparátor, ovládací obvod s násobičkou dělicího poměru činitelem jedna, dvě, čtyři nebo osm a pevný dělič kmitočtu. Druhý až poslední článek obsahuje ještě druhý proměnný dělič kmitočtu. Jednotlivé prvky jsou zapojeny tak, že vstup posledního druhého proměnného děliče kmitočtu je spojen s výstupem posledního pevného děliče kmitočtu, jehož vstup je spojen s hlavním vstupem referenčního signálu s přesným kmitočtem.
Vstup druhého až předposledního druhého proměnného děliče kmitočtu je spojen s výstupem druhého až předposlednního pevného děliče kmitočtu a vstup prvního až předposledního pevného děliče kmitočtu je spojen s výstupem napělově řízeného oscilátoru následného článku. Výstup prvního napěíově řízeného oscilátoru je spojen se vstupem přestavitelného děliče kmitočtu bu3 jednou, dvěma, čtyřmi nebo osmi. V jednotlivých řetězcích je výstup napělově řízeného oscilátoru spojen také s prvním vstupem prvního proměnného děliče kmitočtu, jehož výstup je spojen s prvním vstupem fázového komparátoru a druhý vstup fázového komparátoru je spojen u prvního článku s výstupem pevného děliče kmitočtu a u druhého až předposledního článku je spojen s výstupem druhého proměnného děliče kmitočtu.
Výstup fázového komparátoru je spojen se vstupem napěíově řízeného oscilátoru, druhý vstup prvního proměnného děliče kmitočtu je spojen s prvním výstupem ovládacího obvodu s násobičkou dělicího poměru činitelem bu3 jedna, dvě čtyři nebo osm, k jehož prvnímu výstupu je u prvního až předposledního článku také připojen druhý vstup následného druhého proměnného děliče kmitočtu. Jeho první vstup je spojen s jemu příslušným výstupem obvodu pro nastavování kmitočtu, druhý vstup prvního až předposledního ovládacího obvodu s násobičkou dělicího poměru činitelem bu3 jedna, dvě, čtyři nebo osm je spojen s druhým výstupem druhého až posled ního ovládacího obvodu s násobičkou dělicího poměru činitelem bu3 jedna, dvě, čtyři nebo osm.
Řídicí výstup obvodu pro nastavení kmitočtu je spojen s druhým vstupem přestavitelného děliče kmitočtu s hodnotou bu3 jedna, dvě, čtyři nebo osm, jehož výstup je spojen se vstupem přestavitelného děliče kmitočtu s hodnotou celistvé mocniny a výstup tohoto přestavitelného děliče kmitočtu s hodnotou celistvé mocniny aeseti a výstup tohoto přestavitelného děliče kmitočtu s hodnotou celistvé mocniny deseti je spojen s výstupní svorkou vytvořeného signálu.
Výhody dekadického syntezátoru kmitočtu podle vynálezu spočívají především v tom, že v jeho celém systému není ani jediný směšovač kmitočtu, jehož činnost je vždy zákonitě do,provázena vznikem nežádoucích intermodulačních produktů. Tuto výhodu mají i některé jiné známé systémy. Dekadický syntezátor kmitočtu podle vynálezu má však podstatnou přednost v tom, že umožňuje realizovat iterativní řetězec a dosáhnout libovolně jemného členěni kmitočtu přidáním dalších článků k řetězci, které jsou obvodově téměř shodné s předchozími články. Další výhodou dekadického syntezátoru podle vynálezu je, že neobsahuje vůbec frekvenč ní filtry LC, je sestaven z funkčních bloků s vysokou obvodovou dědičností a může být tedy snadno realizován s širokým uplatněním mikroelektronických integrovaných obvodů.
Přiklad zapojení dekadického syntezátoru kmitočtu podle vynálezu je znázorněn na přiloženém výkrese, který představuje blokové schéma zapojení.
Na obr. 1 je blok 2000 pro nastavování kmitočtu, který obsahuje přestavitelný dělič 200 kmitočtu s hodnotou bu3 jedna, dvě, čtyři nebo osm, přestavitelný dělič 300 kmitočtu s hodnotou celistvé mocniny deseti a obvod 400 pro nastavení kmitočtu. Obvody 1000 pro vytváření signálů s diskrétními kmitočty jsou tvořeny iterativním řetězcem, skládajícím se z libovolného počtu článků J., 2, J, N, z nichž každý článek J_, 2, J, N obsahuje napěíově řízený oscilátor £0, 20, 22.» NO. první proměnný dělič 11 . 21 . JJ., NI kmitočtu, fázový komparátor 12. 22. 32. N2, ovládací obvod JJ, 23. JJ, N3 s násobičkou dělicího poměru činitelem bu3 jedna, dvě, čtyři nebo osm, pevný dělič JJ, 25 35. N5 kmitočtu.
Druhý až poslední článek 2, J: . N obsahuje ještě druhý proměnný dělič 24. JJ, NJ kmitočtu. Jednotlivé prvky iteračního řetězce jsou zapojeny tak, že vstup N42 posledního druhého proměnného děliče N4 kmitočtu je spojen s výstupem N5J. posledního pevného děliče gj kmitočtu,jehož vstup N52 je spojen s hlavním vstupem 600 referenčního signálu s přesným kmitočtem. Vstup 242. 342 druhého až předposledního druhého proměnného děliče 2J, JJ kmitočtu je spojen s výstupem 2JJ_, 351 druhého až předposledního pevného děliče JJ, JJ kmitočtu a vstup 151. 252. 352 prvního až předposledního pevného děliče JJ, 25. JJ kmitočtu je spojen s výstupem 202, 302. NO2 napětově řízeného oscilátoru 20, JO, NO následného článku 2, J, N.
Výstup 102 prvního napěťově řízeného oscilátoru 10 je také spojen se vstupem 2001 přestavitelného děliče 200 kmitočtu buá jednou, dvěma, čtyřmi nebo osmi. V jednotlivých článcích 1, 2, £, N je výstup 102. 202. 302. N02 napěťově řízeného oscilátoru £0, 20, £0,
NO spojen také s prvním vstupm 111, 211 , 311. N11 prvního proměnného děliče H_, 21 . 31 . ííl kmitočtu, jehož výstup 112. 212. 312. N12 je spojen s prvním vstupem 121. 221. 321. N21 fázo vého komparátoru 1 2, 22, £2, N2. Druhý vstup 122. 222. 322. N22 fázového komparátoru 12.
22. 32. N2 je spojen u prvního článku £ s výstupem 151 pevného děliče 15 kmitočtu a u druhého až posledního článku 2, £, N je spojen s výstupem 241. 341. N41 druhého proměnného děliče 24.' 34. N4 kmitočtu.
Výstup 123. 223. 323. N23 fázového komparátoru 12. 22. 32. N2 je spojen se vstupem 101 . 201 . 301 . N01 napěťově řízeného oscilátoru £0, 20, £0., NO. Druhý vstup 113. 213. 313. N13 prvního proměnného děliče 11 . 21 . ££, N£ kmitočtu je spojen s prvním výstupem 131 231 . 331. N££ ovládacího obvodu ££, 23. 33. N3 s násobičkou dělicího poměru činitelem buá jedna, dvě, čtyři nebo osm. Tento první výstup 131. 231. 333 je u prvního až předposledního článku li í, 3. spojen také s druhým vstupem 243 343. N43 následného druhého proměnného děliče 24.
34, N4 kmitočtu. První vstup 132. 232. 332. N32 ovládacího obvodu ££, 23. 33. N3 s násobičkou dělícího poměru činitelem buá jedna, dvě, čtyři nebo osm je spojen s jemu příslušným výstupem 4001. 4002. 4003. 40ON obvodu 400 pro nastavování kmitočtu.
Druhý vstup 133. 233. 333 prvního až předposledního ovládacího obvodu ££, 23. 33 s násobičkou dělicího poměru činitelem buá jedna, dvě, čtyři nebo osm je spojen s druhým výstupem 234. 334. N34 druhého až posledního ovládacího obvodu 23. ££, N3 s násobičkou dělicího poměru činitelem buá jedna, dvě, čtyři nebo osm. Řídicí výstup 500 obvodu 400 pro nasta vení kmitočtu je spojen s druhým vstupem 2002 přestavitelného děliče 200 kmitočtu, jehož výstup 2003 je spojen se vstupem 3001 přestavitelného děliče 300 kmitočtu s hodnotou celistvé mocniny deseti a výstup 3002 tohoto přestavitelného děliče 300 kmitočtu s hodnotou celistvé mocniny deseti je spojen s výstupní svorkou 100 vytvořeného signálu.
Funkce syntezátoru kmitočtu podle vynélezu vyplývá z blokového schématu na obr. 1.
Ve stavu fázové rovnováhy mají kmitočty napěťově řízených oscilátorů £0, 20. 30. NO hodnoty Zl) F2, F3. FN. První proměnný dělič 11 kmitočtu prvního článku £ a druhý proměnný dělič 2£ druhého článku 2 iterativního řetězce mají nastaven shodný dělicí poměr q^. První proměnný dělič 12 kmitočtu druhého článku 2 a druhý proměnný dělič 34 třetího článku £ iterativního řetězce mají nastaven shodný dělicí poměr qg. Podobně mají první proměnný dělič k2 kmitočtu k-tého článku k a druhý proměnný dělič k4 (k+1)-tého článku (k+1) nastaven shodný dělicí poměr q^, kde k = 1,2,3...,N, N je počet článků iterativního řetězce. Pevný dělič 15 kmitočtu prvního článku £ má konstantní dělicí poměr m. Ostatní pevné děliče 25.
35. N5 v druhém až posledním článku 2, £, N řetězce mají konstantní dělicí poměr r, který je celistvou mocninou deseti.
Přehled dělicích poměrů a kmitočtů v základním pásmu I syntezátoru
| q2 | q3 | F1 | F2 | F3 | Fd1 | Fd2 | Fd3 | |
| 100 | 10000 | 1060000 | 4000000 | 5000000 | 5000000 | 40000,00 | 500,000 | 5,000000 |
| 119 | 11999 | 1999999 | 4799996 | 5042013 | 5000412 | 40396,10 | 420,203 | 4,1672 |
| 139 | 13999 | 1399999 | 5599996 | 5035968 | 5000354 | 40287,31 | 359,669 | 3,5717 |
| 159 | 15999 | 1599999 | 6399996 | 5031443 | 5000309 | 40251,55 | 314,485 | 3,1252 |
| 179 | 17999 | 1799999 | 7199996 | 5027930 | 5000275 | 40223,44 | 279,345 | 2,7779 |
| 199 | 19999 | 1999999 | 7999996 | 5025123 | 5000247 | 40200,98 | 251,269 | 2,5001 |
205252 4
Přehled kmitočtů v jednotlivých blocích syntezátoru
| Stav | n | F1 | F2 | F3 | Fd1 | Fd2 | Fd3 | F2003 |
| V | 0 | 4000000 | 5000000 | 5000000 | 40000,00 | 500,000 | 5,0000 | |
| 74999 | 4299996 | 5023318 | 5000461 | 40186,87 | 467,329 | 4,6516 | ||
| IV | 75000 | 4000000 | 5000000 | 5000000 | 40000,00 | 500,00 | 5,0000 | 800000 |
| 124999 | 7999996 | 5025123 | 5000247 | 40200,98 | 251,27 | 2,5001 | 999996 | |
| III | 125000 | '4000000 | 5000000 | 5000000 | 40000,00 | 500,00 | 5,0000 | Ίοοοοοο |
| 249999 | 7999996 | 5025123 | 5C00247 | 40200,98 | 251,27 | 2,5001 | 1999996 | |
| 11 | 250000 | 4000000 | 5000000 | 5000000 | 40000,00 | 500,00 | 5,0000 | 2000000 |
| 499999 | 7999996 | 5025123 | 5000247 | 40200,98 | 251,27 | 2,5001 | 3999996 | |
| 1 | 500000 | 4000000 | 5000000 | 5000000 | 40000,00 | 500,00 | 5,0000 | 4000000 |
| 999999 | 7999996 | 5025123 | 5000247 | 40200,98 | 251 ,27 | 2,5001 | 7999996 |
Uvedený příklad provedení dekadického syntezátoru kmitočtu podle vynálezu má v základním pásmu 800 kHz až-7999,996 kHz kmitočtový krok 4 Hz. Jestliže je výstup veden do sinusového tvarovače signálů s děličem kmitočtu čtyřmi, změníme základní pásmo syntezátoru na rozsah 200 kHz až 1999,999 kHz s krokem 1 Hz.
Dekadický syntezátor kmitočtu podle vynálezu je možné s výhodou použít v mnoha oborech sdělovací techniky k vytváření signálů s libovolnou diskrétní hodnotou přesného kmitočtu. Jelikož v syntezátoru nejsou vůbec použity směšovače, které jsou zdrojem škodlivých intermodulačních produktů, je kvalita spektra výstupního signálu velmi vysoká. Proto se syntezátor hodí jako budič rozhlasových a televizních vysílačů. Vysoká je také stabilita stacionární fáze výstupního signálu syntezátoru, k'erý se proto hodí k užití v širokém oboru měřicí techniky.
Claims (2)
- PŘEDMĚT VYNÁLEZUDekadický syntezátor kmitočtu, obsahující blok pro nastavování kmitočtu a obvody pro vytváření signálů s diskrétními kmitočty, vyznačený tím, že blok (2000) pro nastavování kmitočtu obsahuje prestavitelný dělič (200) kmitočtu hodnotou jedna, dvě, čtyři, osm, přestavitelný dělič (300) kmitočtu hodnotou celistvé mocniny deseti a obvod (400) pro nastavení kmitočtu, dále obvody (1 000) pro vytváření signálů s· diskrétními kmitočty, které jsou tvořeny iterativním řetězcem, skládajícím se z libovolného počtu článků (1, 2, 3, N), z nichž každý článek (1, 2, 3, N) obsahuje napělově řízený oscilátor (10, 20, 30, NO), první proměnný. dělič (11, 21, 31, NI) kmitočtu, fázový komparátor (12, 22, 32, N2), ovládací obvod (13, 23, 33, N3) s přestavitelnou násobičkou dělicího poměru činitelem jedna, dvě, čtyři, osm, pevný dělič (15, 25, 35, N5) kmitočtu a druhý až poslední článek (2, 3, N) obsahuje ještě druhý proměnný dělič (24, 34, N4) kmitočtu, přičemž jednotlivé prvky jsou zapoceny tak, že vstup (N42) druhého proměnného děliče (N4) kmitočtu posledního článku (N) je spojen s výstupem (N51) pevného děliče (N5) kmitočtu tohoto článku (N), jehož vstup (N52) je spojen s hlavním vstupem (600) pro referenční signál s přesným kmitočtem, vstup (242, 342) druhého proměnného děliče (24, 34) kmitočtu druhého až předposledního článku (2, 3) je spojen s výstupem (251, 351) pevného děliče (25, 35) kmitočtu svého článku (25, 35) a vstup (152, 252, 352) pevného děliče (15, 25, 35) kmitočtu prvního až předposledního článku (1, 2, 3) je spo·1· jen s výstupem (202, 302, N02) napěíově řízeného oscilátoru (20, 30, NO) následného článku (2, 3, N), výstup (102) prvního napělově řízeného oscilátoru (10) je také spojen se vstupem (2001) přestavítelného děliče (200) kmitočtu hodnotou jedna, dvě, čtyři, osm, v jednotlivých článcích (1, 2, 3, N) je výstup (102, 202, 302, N02) napělově řízeného oscilátoru (10, 20f 30, NO) spojen také s prvním vstupem (111, 211, 311, Nil) prvního proměnného děliče (11, 21, 31, NI) kmitočtu, jehož výstup (112, 212, 312, N12) je spojen s prvním vstupem (121, 221, 321, N21) fázového komparátoru (12, 22, 32, N2), druhý vstup (122, 222, 322, N22) .fázového komparátoru (12, 22, 32, N2) je spojen u prvního článku (1) s výstupem (152) pevného děliče (15) kmitočtu a u druhého až posledního článku (2, 3, N) je spojen s výstupem (<J41 , 341, N41) druhého proměnného děliče (24, 34, N4) kmitočtu, výstup (123, 223, 323, N23) fázového komparátoru (12, 22, 32; N2) je spojen se vstupem (101 , 201 , 301 , N01 )· napěíově řazeného oscilátoru (10, 20, 30, NO), druhý vstup (113, 213, 313, N13) prvního proměnného děliče (11, 21, 31, N1) kmitočtu je spojen s prvním výstupem (131, 231, 331, N31) ovládacího obvodu (13, 23, 33, N3) s přestavítelnou násobičkou dělicího poměru činitelem jedna, dvě, čtyři, osm a jeho první výstup (131, 231, 331) je u.prvního až předposledního článku (1,
- 2, 3) spojen také s druhým vstupem (243, 343, N43) následného druhého proměnného děliče (24, 34, N4) kmitočtu a jeho první vstup (132, 232, 332 ,' N32) je spojen s jemu příslušným výstupem (4001, 4002, 4003, 400N) obvodu (400) pro nastavení kmitočtu, druhý vstup (133,233, 333) prvního až předposledního ovládacího obvodu (13, 23, 33) s přestavítelnou násobičkou dělicího poměru činitelem jedna, dvě, čtyři, osm je spojen s druhým výstupem (234, 334, N34) ovládacího obvodu (23, 33, N3) s přestavítelnou násobičkou dělicího poměru činitelem jedna, dvě, čtyři, osm druhého až posledního článku (2, 3, N) řídicí výstup (500) obvodu (400) pro nastavení kmitočtu je spojen s druhým vstupem (2002) přestavitelného děliče (200) kmitočtu hodnotou jedna, dvě, čtyři, osm, jehož výstup (2003) je spojen se vstupem (3001) přestavitelného děliče (300) kmitočtu hodnotou celistvé mocniny- deseti a výstup (3002) tohoto přestavitelného děliče (300) kmitočtu ho.-.notou celistvé mocniny deseti je spojen s výstupní svorkou (100) pro vytvořený signál.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS911977A CS205252B1 (en) | 1977-12-30 | 1977-12-30 | Decadic synthesizer of frequency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS911977A CS205252B1 (en) | 1977-12-30 | 1977-12-30 | Decadic synthesizer of frequency |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS205252B1 true CS205252B1 (en) | 1981-05-29 |
Family
ID=5442510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS911977A CS205252B1 (en) | 1977-12-30 | 1977-12-30 | Decadic synthesizer of frequency |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS205252B1 (cs) |
-
1977
- 1977-12-30 CS CS911977A patent/CS205252B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930001593A (ko) | Pll 주파수 신세사이저 | |
| EP1395841B1 (en) | Low noise microwave synthesizer employing high frequency combs for tuning drift cancel loop | |
| ATE38303T1 (de) | Phasenriegelschleifen und diese enthaltende elektrische netzwerke. | |
| EP0278140A1 (en) | Clock signal generation | |
| JPS6419827A (en) | Synchronizing device | |
| KR970071989A (ko) | 주파수 체배 회로 | |
| CS205252B1 (en) | Decadic synthesizer of frequency | |
| GB1027443A (en) | Frequency synthesizer | |
| SE9402321D0 (sv) | Digital faskomparator | |
| US2756331A (en) | System for obtaining high frequencies | |
| GB1160794A (en) | Adjustable Frequency Atomic Frequency Standard | |
| US2852671A (en) | Method and apparatus for frequency division | |
| KR940005139A (ko) | 입력 및 출력 신호용 공통 라인을 갖는 부궤환 제어 회로 | |
| CN206302402U (zh) | 一种微波模拟信号发生器 | |
| CN219247827U (zh) | 参考时钟信号产生电路及锁相环电路 | |
| JPS60253310A (ja) | マイクロ波アナログ分周器 | |
| CN222850901U (zh) | 多通道信号发生装置、量子计算测控系统及量子计算机 | |
| GB2130827A (en) | Frequency synthesizer | |
| SU907506A2 (ru) | Генератор калиброванных интервалов времени | |
| US2743365A (en) | Frequency stabilization | |
| JPS62141816A (ja) | マイクロ波帯周波数シンセサイザ | |
| JPS59114927A (ja) | 可変周波数発振回路 | |
| JPH01143405A (ja) | アナログ型周波数分周器 | |
| Topilko et al. | C-band coherent direct synthesizer | |
| SU1166300A1 (ru) | Устройство автоматической подстройки частоты |