CS204436B1 - Zapojení automatického regulátoru úrovně vícestavového číslicového signálu - Google Patents

Zapojení automatického regulátoru úrovně vícestavového číslicového signálu Download PDF

Info

Publication number
CS204436B1
CS204436B1 CS865878A CS865878A CS204436B1 CS 204436 B1 CS204436 B1 CS 204436B1 CS 865878 A CS865878 A CS 865878A CS 865878 A CS865878 A CS 865878A CS 204436 B1 CS204436 B1 CS 204436B1
Authority
CS
Czechoslovakia
Prior art keywords
input
voltage
level
digital signal
signal
Prior art date
Application number
CS865878A
Other languages
English (en)
Inventor
Frantisek Fenik
Milan Rejzek
Jiri Matejcek
Original Assignee
Frantisek Fenik
Milan Rejzek
Jiri Matejcek
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Frantisek Fenik, Milan Rejzek, Jiri Matejcek filed Critical Frantisek Fenik
Priority to CS865878A priority Critical patent/CS204436B1/cs
Publication of CS204436B1 publication Critical patent/CS204436B1/cs

Links

Landscapes

  • Dc Digital Transmission (AREA)

Description

Vynález se týká zapojení automatického regulátoru úrovně vícestavového číslicového signálu, které umožňuje čtení tohoto signálu na optimálních hladinách, zajištujících minimalizaci poruchovosti jeho přenosu neideálním sdělovacím kanálem.
Dosud známá řešení demodulétorů číslicových signálů pracujících tímto způsobem zajišťují zpravidla konstantní úroveň zpracovávaného signálu na vstupu demodulátoru za použití účinných smyček automatických regulátorů zisku, které regulují zisk vysokofrekvenčního dílu přijímače sdruženého signálu. Nedostatkem uvedeného řešení zejména v případě, kdy počet stavů číslicové složky přesahuje hodnotu n = 2, je neúměrné zvýšení nároků, které jsou kladeny na smyčku automatických regulátorů zisku. Nevýhodou je také snížení přípustného rozsahu útlumu vysokofrekvenčního traktu sdělovacího kanálu, kterým je přenášen analogově modulovaný sdružený signál.
Uvedené nedostatky jsou odstraněny zapojením automatického regulátoru úrovně vícestavového číslicového signálu, jehož podstatou je, že zdroj vstupního signálu je připojen k prvnímu vstupu napětím řízeného atenuátoru, jehož výstup je spojen přes napěťový komparátor na vstup monostabilního multivibrátoru, který je přes usměrňovač v sérii se spínačem připojen k zesilovači, jehož výstup je připojen na druhý vstup napětím řízeného atenuátoru, přičemž druhý vstup napěťového komparátoru je určen pro selekční impuls,
204 436
204 438 zatím co třetí -vetup napěťového komparátoru pro referenCní napětí je spojen přes napěťový dělič s dekódovačem, jehož oddělený vstup je připojen k výstupu napěťově řízeného atenuétoru.
Vyšší účinek dosažený zapojením podle vynálezu proti dosavadnímu stavu techniky spočívá zejména v tom, že sdružený signál je přenášen vysokofrekvenčním sdělovacím kanálem technickými prostředky analogových modulačních metod, například kmitočtovou modulací, zejména v případě, kdy číslicový signál tvoří složku sdruženého signálu, například televizního signálu, v němž je sdružena analogová složka obrazová s číslicovou složkou, která přenáší informaci v doprovodném signálu.
Blokové schéma zapojení podle vynálezu je znázorněno na připojeném výkrese.
Vstupní signál A je přiváděn na první vstup napětím řízeného atenuétoru 1, který je složen z napěťového děliče R, T, přičemž T je polem řízený tranzistor. Výstup napětím řízeného atenuátoru 1 je připojen na napěťový komparátor 2 a současně k výstupu referenčního napětí B, jakož i k dekódovači 2· Na druhý vstup napěťového komparátoru 2 jsou přiváděny selekční impulsy SI, kdežto na třetí vstup je přiváděno referenční napětí
Výstup je připojen přes monostabilní multivibrátor 2 k usměrňovači £, který je připojen na první vstup spínače Na druhý vstup spínače 2 jsou přiváděny selekční impulsy SI, zatímco výstup je připojen přes zesilovač 6 na bázi tranzistoru T. Třetí vstup napěťového komparátoru 2 je připojen přes napěťový dělič Rl. R2 až Rn k dekódovači 2·
Zapojením automatického regulátoru podle vynálezu je zajištěna konstantní úroveň číslicového signálu na vstupu jeho dekodéru tak, že regulovaným signálem je demodulovaný sdružený signál, jehož úroveň je automaticky nastavována na hladinu referenčního napětí, ze kterého jsou odvozeny hladiny čtení číslicového signálu.
Sdružený signál je veden přes napětím řízený atenuátor 1 na napěťový komparátor 2, k jehož druhé vstupní svorce je připojeno referenční napětí Uyyy Výstupním signálem kómparátoru, propouštěným na výstup komparátoru 2 po dobu trvání selekčních impulsů SI, je spouštěn monostabilní multivibrátor J v případě, kdy úroveň signálu je vyěěí než referenční napětí Urej.· V opačném případě monostabilní multivibrátor J negeneruje impulsy. Opakovači kmitočet selekčních impulsů SI je shodný s opakovacím kmitočtem přenosu rámcem číslicového signálu.
Výstupní signál monostabilního multivibrátoru 2 je usměrňován usměrňovačem 4.
V případě, že úroveň vstupního signálu A přesahuje referenční napětí Uj^yy, vykazuje výstupní napětí usměrňovače £ monotónně narůstající charakter. Je-li úroveň vstupního signálu A nižší než referenční napětí vzniká pokles výstupního napětí usměrňovače £.
Spínáním usměrněného napětí spínačem 2» který je řízen selekčními impulsy SI. je vytvořeno řídící napětí regulační smyčky, jehož velikost je v intervalu prodlevy mezi selekčními impulsy SI konstantní. Jeho zesílením zesilovačem 6 je vytvořeno řídící napětí atenuátoru 1 nepřímo úměrné jeho přenosu. V ustáleném stavu regulační smyčky dosahuje tak úroveň
204 43B výstupního signálu B velikosti shodné s velikostí referenčního napětí Dggy, kterým je vy· tvářeno na odporovém děliči Rl až Rn napětí odpovídající nominálním úrovním čtení číslicového signálu, který tvoří složku sdruženého signálu B. Čtení číslicového signálu je provedeno vstupním obvodem dekódovače číslicového signálu J. Složkou sdruženého signálu vyhodnocenou úrovňovým komparátorem může být buň bezprostředně informační složka, nebo referenční složka přenášená se střední úrovní číslicové složky v prodlevách mezi informačním signálem. Výhodou aplikace referenční složky je zvýSení imunity přenosu číslicového signálu vůči přenosovému zkreslení, které je způsobeno sdělovacím kanálem.

Claims (1)

  1. PŘEDMĚT VYNÁLEZU
    Zapojení automatického regulátoru úrovně vícestavového číslicového signálu, vyznačené ťím, že zdroj vstupního signálu (A) je připojen k prvnímu vstupu napětím řízeného atenuátoru (1), jehož výstup je připojen přes napěťový komparátor (2) na vstup monostabilního multivibrátoru (3), který je přes usměrňovač (4) v sérii se spínačem (5) připojen k zesilovači (6), jehož výstup je připojen na druhý vstup napětím řízeného atenuátoru (1) přičemž druhý vstup napěíového komparátoru (2) je určen pro selekční impuls (SI), zatímco třetí vstup napěíového komparátoru (2) pro referenční napětí je spojen přes napěťový dělič (Rl až Rn) s dekódovačem (7), jehož oddělený vstup (B) je připojen k výstupu napěíově řízeného atenuátoru (1).
CS865878A 1978-12-21 1978-12-21 Zapojení automatického regulátoru úrovně vícestavového číslicového signálu CS204436B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS865878A CS204436B1 (cs) 1978-12-21 1978-12-21 Zapojení automatického regulátoru úrovně vícestavového číslicového signálu

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS865878A CS204436B1 (cs) 1978-12-21 1978-12-21 Zapojení automatického regulátoru úrovně vícestavového číslicového signálu

Publications (1)

Publication Number Publication Date
CS204436B1 true CS204436B1 (cs) 1981-04-30

Family

ID=5437431

Family Applications (1)

Application Number Title Priority Date Filing Date
CS865878A CS204436B1 (cs) 1978-12-21 1978-12-21 Zapojení automatického regulátoru úrovně vícestavového číslicového signálu

Country Status (1)

Country Link
CS (1) CS204436B1 (cs)

Similar Documents

Publication Publication Date Title
EP0025681B1 (en) Digitally controlled wide range automatic gain control
US4112384A (en) Controlled recovery automatic gain control amplifier
EP0654898B1 (en) Transmission circuit
US4634997A (en) Automatic gain control amplifier circuit
US4115741A (en) Fast attack automatic gain control circuit
GB1220866A (en) Improvements in or relating to intelligence communication systems
US4147991A (en) Automatic gain control apparatus
US4030034A (en) Overdrive protection circuit for power line carrier systems and the like
US4380737A (en) Fast AGC slew circuit
US3660765A (en) Squelch circuit having short and long time constant filters for squelch tail elimination
GB1437964A (en) Asynchronous pulse receiver
CS204436B1 (cs) Zapojení automatického regulátoru úrovně vícestavového číslicového signálu
US4379272A (en) AGC Circuit with level-compensating input
US3980961A (en) Frequency demodulator for a FSK data transmission system
EP0012762B1 (en) Signal translator with squelch
US3828263A (en) Demodulator for frequency-burst-duration modulated signals
GB2059202A (en) Digitally controlled wide range automatic gain control
US4349834A (en) Chroma signal gain control circuit
CA1238367A (en) Device for limiting the power transmission of radiowave transmitters
GB1273409A (en) Automatic equaliser for correcting variations in attenuation
US4315103A (en) Speech-controlled loudspeaker telephone station circuit
US4500922A (en) Synchronous demodulation circuit for a carrier which is amplitude-modulated by a video signal
CA1179407A (en) Automatic gain control circuit
JP2590008Y2 (ja) 信号受信装置
JPH0528837Y2 (cs)