CS203652B1 - Generátor pulsů s programovatelnou opakovači dobou - Google Patents

Generátor pulsů s programovatelnou opakovači dobou Download PDF

Info

Publication number
CS203652B1
CS203652B1 CS297779A CS297779A CS203652B1 CS 203652 B1 CS203652 B1 CS 203652B1 CS 297779 A CS297779 A CS 297779A CS 297779 A CS297779 A CS 297779A CS 203652 B1 CS203652 B1 CS 203652B1
Authority
CS
Czechoslovakia
Prior art keywords
terminal
counter
programmable
terminals
pulse generator
Prior art date
Application number
CS297779A
Other languages
English (en)
Inventor
Miroslav Pechoucek
Josef Remek
Original Assignee
Miroslav Pechoucek
Josef Remek
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Miroslav Pechoucek, Josef Remek filed Critical Miroslav Pechoucek
Priority to CS297779A priority Critical patent/CS203652B1/cs
Publication of CS203652B1 publication Critical patent/CS203652B1/cs

Links

Landscapes

  • Pulse Circuits (AREA)

Description

Vynález řeší problém dosažení jemnějšího ěasového dělení u generátorů pulsů s programováČelnou opakovači dobou.
Dosud známá zapojení takovýchto generátorů používají registr zvoleného Čísla a čítač, jehož obsah se nastavovacím pulsem nastavuje na toto číslo. Vstupními hodinovými pulsy se obsah čítače postupně zmenšuje, až detekční obvod připojený k jeho výstupům zjistí, že došlo k vynulování obsahu čítače. Výstup detekčního obvodu je přes tvarovací obvod připojen k nastavovací svorce čítače, takže způsobí nové nastavení obsahu čítače na zvolené číslo a zahájí nový čítači cyklus, jehož opakovači doba je tak určena obsahem registru čísla.
Pří obdobném dosud užívaném způsobu se čítač nejprve vynuluje a pak se vstupními hodinovými pulsy jeho obsah postupně zvětšuje tak dlouho, až detekční obvod připojený k jeho výstupům zjistí rovnost obsahu čítače a obsahu registru čísla. Výstup detekčního obvodu pak přes tvarovací obvod způsobí nové vynulováni obsahu čítače a zahájí nový citací cyklus. K bezchybné činnosti takového generátoru pulsů je třeba, aby opakovači perioda vstupních hodinových pulsů respektovala celkové zpoždění ve zpětnovazební smyčce, dané vlastním zpožděním klopných obvodů čítače tj, zpožděním t£ detekčního obvodu, zpožděním tvarovacího obvodu, šířkou t^ nastavovacího pulsu a dobou zotavení čítače po nastavení. Opakovači perioda T vstupních hodinových pulsů tedy mus í být i vě t š í, než je součet /t^ + *-2 + ^3 + *4 + t5^ ’ jemnost časového dělení je u dosud užívaných generátorů pulsů podstatně horší než dovolují vlastní klopné obvody čítače.
Jiným dosud známým způsobem, jak dosáhnout kratší opakovači periody hodinových pulsů a tedy i jemnějšího časového dělení je použití rychlejších logických prvků, například řady ECL nebo použití zpožďovacích obvodů s RC členy apod. Použitím rychlejších prvků se však problém neřeší principiálně, nebot i tyto logické prvky je třeba odzkoušet na testovacím systému, a to s úměrně jemnějším časovým dělením, vyžadujícím úměrně kratší opakovači periodu hodinových pulsů. ZpožJovací obvody s RC členy vykazují horší stabilitu parametrů, vyžadují přesné nastavování a vedou k složitějším obvodům. Tyto nevýhody známých a užívaných generátorů pulsů e programovatelnou opakovači dobou odstraňuje zapojení podle vynálezu.
Jeho podstata spočívá v tom, že generátor pulsů s programovatelnou opakovači dobou má výstupní svorky čítače připojené k vstupním svorkám detekčního obvodu, jehož výstupní svorka je připojena ke vstupní svorce synchronního tvarovače a jeho výstupní je spojena s ovládací svorkou čítače a hodinová svorka je spojena s hodinovou svorkou čítače. Také je možná úprava, že vstupní svorky Čítače jsou spojeny s odpovídajícími výstupními svorkami registru čísla a ovládací svorku čítače tvoří jeho nastavovací svorka, V jiném provedení přídavné svorky detekčního obvodu jsou spojeny s odpovídajícími výstupními svorkami registru a ovládací svorku čítače tvoří jeho nulovaci svorka. V dalším provedení synchronní tvarovač je tvořen synchronizačním klopným obvodem, jehož vstupní svorka, výstupní svorka a hodinová svorka tvoří vstupní svorku, výstupní svorku a hodinovou svorku synchronního tvarovače, přičemž výstupní svorka synchronního klopného obvodu je k jeho ovládací svorce připojena přes zpožďovací obvod. Rovněž je možné provedení, kde pomocná svorka detekčního obvodu je připojena k výstupni .svorce celého zapojení, tvořené výstupní svorkou pomocného synchronizačního obvodu, jehož vstupní svorka je spojena s výstupní svorkou detekčního obvodu a jehož hodinová svorka je spojena s hodinovou svorkou čítače.
Provedení podle vynálezu je jednoduché, dovoluje podstatné zkrácení opakovači periody vstupních hodinových pulsů a tedy í dosažení podstatně jemnějšího časového dělení. Programování generátoru je výhradně Číslicové,
Příklady zapojení podle vynálezu jsou znázorněny na připojených vyobrazeních 1a, 2, 3.
Na obr. 1a je znázorněno principiální schéjpa zapojení podle vynálezu, na obr. 1b, časové průběhy pulsů na jeho svorkách. Na obr.* 2 je uvedena jiná varianta zapojení podle principu vynálezu, na obr. 3 je uveden konkrétní příklad zapojení podle vynálezu.
Zapojení na obr. 1a sestává z Čítače £, registru čísla 4., detekčního obvodu £ a synchronního tvarovače 3.. Výstupní svorky 44, 45 registru čísla 4. jsou spojeny s odpovídajícími vstupními svorkami 14, 15 čítače £,. jehož výstupní svorky 1 1 , 1 2 jsou připojeny k vstupním svorkám 21, 22 detekčního obvodu 2· Jeho'výstupní svorka 23 je připojena k vstupní svorce 31 synchronního tvarovače 3, jehož výstupní svorka 32 je spojena s ovládací svorkou 10 čítače kterou tvoří jeho nastavovací svorka. Hodinová svorka 13 čítače j. a hodinová svorka 33 synchronního tvarovače 3 jsou spojeny a připojeny k neznázorněnému zdroji vstupních hodinových pulsů,
Časové, průběhy pulsů 013, 023 a 01Q na svorkách 13 , 23 a 10 jsou znázorněny na obr. 1b.
Celé zapojení na obr. 1a pracuje tak, že obsah čítače 1 se hodinovými pulsy 013 postupně zmenšuje, až dosáhne stavu nula, který detekční obvod 2^ signalizuje kladnou hranou pulsů 0 23 » Následujícím hodinovým pulsem 013 se proto na výstupní svorce 32 synchronního tvarovače 3. vytvoří nastavovací puls 010 potřebné šířky t^. Jím se do čítače J. přehraje obsah registru Čísla 4.·, výstupní puls 023 z detekčního obvodu 2. klesne se zpožděním t_g k nule a následujícím hodinovým pulsem se zahájí nový čítači cyklus čítače _1_. Opakovači perioda T vstupních hodinových pulsů 013 musí respektovat jednak součet vlastního zpoždění t^·klopných obvodů Čítače a zpoždění t_2 detekčního obvodu 2., jednak součet zpoždění t.^ synchronního tvarovače 3., šířky t^ nastavovacího pulsu 010 a doby zotavení t.^ čítače a konečně i součet zpoždění £3, vlastního zpoždění t.g nastavovaných klopných obvodů Čítače 1_ a zpoždění Opakovači perioda £ vstupních hodinových pulsů tedy musí býci větší než největší ze součtů Zt^ + t£/, ^3 + fc4 + + tr/ a /to + t, + tn/. Srovnáme-li tuto periodu T s opakovači periodou T uvedenou pro dosud o J .0 i — ~ známá zapojení generátorů pulsů s programovatelnou opakovači dobou, .je zřejmé, že u zapojeni podle vynálezu je podstatně kratší. Při realizaci generátoru pulsů s obvody řady STTL lze použít opakovači periodu vstupních hodinových pulsů a tedy i základní časové dělení 20 ns, zatímco u dosud známých zapojeni by to bylo asi 35 ns, tedy zhruba dvojnásobek.
Zapojení na obr. 2 se od zapojení z obr. 1a liší pouze tím, že ovládací svorku 10 čítače 1_ tvoří jeho nulovaci svorka a výstupní svorky 44, 45 registru čísla _4 nejsou připojeny ke vstupním svorkám 1 4, 15 čítače ale k přídavným svorkám 24., 25 detekčního obvodu 2., Také činnost tohoto zapojení se liší pouze v tom, že hodinovými pulsy 013 se obsah čítače £ postupně zvětšuje tak dlouho, až detekční obvod 2 zjistí shodnost obsahů Čítače 1_ a registru Čísla jó Vytvořeným nulovacím pulsem 010 se čítač vynuluje a následujícím hodinovým pulsem se zahájí nový cyklus čítání.nahoru, Dosažitelná opakovači perioda vstupních hodinových pulsů je stejně , krátká, jako- je u zapojení na obr. 1a.
tfčelem detekčního ohvodu £ je detekovat buJ nulový obsah dolů čítajícího Čítače 1 ,nebo rovnost obsahu nahoru čítajícího čítače J_ s obsahem registru 4, Jeho konkrétní provedení záleží na typu Čítače Je-li Čítač _t_ Johnsonova typu, lze jeho dočítáni do nuly detekovat například logickým součinem negovaných výstupů jeho prvního a posledního'stupně. Je-li čítač tvořen kaskádou Johnsonova čítače a dalšího dekadického nebo binárního čítače, lze detektor 2 realizovat klopným obvodem typu D, k jehož vstupní svorce je připojena přenosová výstupní svorka tohoto dalšího Čítače a k jehož hodinové svorce je připojena výstupní svorka posledního stupně Johnsova čítače.
Zapojení na obr. 3 sestává z čítače detekčního obvodu 2_t synchronního tvarovače 3 a registru čísla 4., které jsou vzájemně spojeny stejně jako na obr. 1a. Čítač £ je známým způsobem tvořen citaci kaskádou 16 s negačními výstupními svorkami 11, 12 a nastavovacími hradly 1 7 , i®.» jejichž první, vstupní svorky jsou propojeny a tvoří společnou nastavovací svorku 10 a jejichž druhé vstupní svorky tvoří vstupní svorky 1 4, 15 čítače £* Synchronní tvarovač 3_ je tvořen synchronizačním klopným obvodem 5_, jehož vstupní svorka 51, výstupní svorka 52 a hodinová svorka 53 tvoří vstupní svorku 3 1 , výstupní svorku 52 a hodinovou svorku 53 synchronního tvarovače 3.. Výstupní svorka 52 je přes zpožďovací obvod tvořený hradlem 61 a kondenzátorem 62 připojena k nulovací svorce 54 klopného obvodu 5_, Pomocná svorka 26 detekčního obvodu 2. je připojena k výstupní svorce 71 pomocného synchronizačního obv.odu .7, jehož vstupní svorka 72 je spojena s výstupní svorkou 23 detekčního obvodu 2> a jehož hodinová svorka 73 je spojena s hodinovou svorkou 13 čítače Výstupní svorka 71 je současně výstupní svorkou celého zapojení.
Synchronizační obvod ]_ lze realizovat například klopným obvodem typu D, Jeho účelem je omezit trvání impulsu na svorce 23 na dobu jednoho taktu, což provede tak, že kladný impuls ze svorky 23 zpozdí o jeden takt a přes pomocnou svorku 26 detekčního obvodu 2 pak ukončí trvání impulsu na svorce 23 , Je-li i detekční obvod 2. tvořen například dříve zmíněným klopným obvodem typu D, pak jeho nastavovací nebo nulovací svorka může tvořit pomocnou svorku 26.
Činnost zapojení na obr, 3 je stejná jako u zapojení na obr. 1a a také průběhy pulsů na jeho svorkách jsou shodné s průběhy na obr. 1b. Nastavovací puls 010 na ovládací svorce 10 čítače J_ se vytváří tak, že klopný obvod 5_ se příslušným hodinovým pulsem 013 překlopí do stavu ”J_” a po zpoždění nastaveném hradlem 61 a kondenzátorem 6 2 se překlopí zpět do stavu ”0”. Zpoždění mezi začátkem nastavovacího pulsu 010 a sestupnou hranou pulsu 023, které je dáno součtem vlastního zpoždění t_g nastavovaných klopných obvodů čítače _1_ a zpoždění £2 detekčního obvodu 2., by mohlo spolu se zpožděním £3 přesáhnout u některých z klopných obvodů čítače J_ zvolenou opakovači periodu T., Pomocný synchronizační obvod 6 však svým o T zpožděným výstupem zajištuje, že puls 023 má vždy šířku nejvýše rovnou opakovači periodě T, takže synchronní tvarovač _3 z něho vytvoří vždy pouze jediný nastavovací puls 010,
Čítač jehož čítači kaskáda 16 má na obr. 3 pouze dvě výstupní svorky 11, 1 2, může mít libovolný počet výstupních svorek a jim odpovídající počet vstupních svorek, čítači kaskáda 16 čítače _£ může být zapojena libovolným známým způsobem jako synchronní nebo asynchronní, případně jako asynchronní spojení synchronních kaskád. Synchronní tvarovač
3. může být zapojen i jiným způsobem než na obr. 3, například se synchronním klopným obvodem a za ním zařazeným derívačním členem a podobně.
Tím, že zapojení podle vynálezu dovoluje podstatně zkrátit opakovači periodu vstupních hodinových pulsů a tedy í podstatně zjemnit časové dělení programovatelné doby opakování generátoru pulsů, je jeho použití vhodné nejen v testovacích systémech pro rychlé logické obvody, ale i v jiných zařízeních, zejména testovacích, která vyžadují zkoušení prvků v reálném čase.

Claims (3)

  1. PŘEDMĚT VYNÁLEZU
    1. Generátor pulsů s programovatelnou opakovači dobou, vyznačený tím, že výstupní svorky /1,1, 12/ čítače /1/ jsou připojeny k vstupním svorkám /21, 22/ detekčního obvodu /2/, jehož výstupní svorka /23/ je připojena k vstupní svorce /31/ synchronního tvarovače /3/, jehož výstupní svorka /32/ je spojena s ovládací svorkou /10/ čítače /1/ a jehož hodinová svorka /33/ je spojena s hodinovou svorkou /13/ čítače /1/,
    203653 předmEt VYNÁLEZU
    1, Generátor pulsů s programovatelným zpožděním, vyznačený tím, že generátor pulsů /10/ s programovatelnou opakovači dobou, k jehož výstupní svorce /101/ je svou ovládací svorkou /12, 22, 32/ připojen nejméně jeden programovatelný Sítaě /1, 2, 3/, jehož výstupní svorka /11, 21, 31/ je připojena k první vstupní svorce /71, 81, 91/ výstupního multiplexoru /7, 8, 9/, jehož výstupní svorka /73, 83, 93/ tvoří výstupní svorku celého zapojení a jehož druhá vstupní svorka /72, 82, 92/ je připojena k výstupní svorce /42, 52, 62/ synchronního zpoždovacího obvodu /4, 5, 6/, jehož vstupní svorka /41, 51, 61/ je připojena k výstupní svorce /11, 21, 31/ programovatelného Eitaěe /1, 2, 3/, přjčemž výstupní svorjty /201 až 211/ řídicí jednotky /20/ jsou připojeny, k odpovídajícím vstupním svorkám /103, .104/ generátoru pulsů /10/ s programovatelnou opakovači dobou, k odpovídajícím vstupním svorkám /14, 15, 24, 25, 34, 35/ všech programovatelných Sítačů /1, 2, 3/ a k řídicím svorkám /74, 84, 94/ všech výstupních mul tiplexorů.
  2. 2, Generátor pulsů s programovatelným zpožděním podle bodu 1, vyznačený tím, že ovládací, svorky /12, 22, 32/ programovatelných čítačů /1, 2, 3/, čítajících směrem dolů, jsou tvořeny jejich nastavovacími svorkami.
  3. 3, Generátor pulsů s programovatelným zpožděním podle bodu 1, vyznačený tím, že ovládací svorky /12, 22, 32/ programovatelných čítačů /1, 2, 3/, čítajících směrem nahoru, jsou tvořeny jejich nulovacími svorkami.
CS297779A 1979-04-28 1979-04-28 Generátor pulsů s programovatelnou opakovači dobou CS203652B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS297779A CS203652B1 (cs) 1979-04-28 1979-04-28 Generátor pulsů s programovatelnou opakovači dobou

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS297779A CS203652B1 (cs) 1979-04-28 1979-04-28 Generátor pulsů s programovatelnou opakovači dobou

Publications (1)

Publication Number Publication Date
CS203652B1 true CS203652B1 (cs) 1981-03-31

Family

ID=5368520

Family Applications (1)

Application Number Title Priority Date Filing Date
CS297779A CS203652B1 (cs) 1979-04-28 1979-04-28 Generátor pulsů s programovatelnou opakovači dobou

Country Status (1)

Country Link
CS (1) CS203652B1 (cs)

Similar Documents

Publication Publication Date Title
US5259006A (en) Method for substantially eliminating hold time violations in implementing high speed logic circuits or the like
US4583008A (en) Retriggerable edge detector for edge-actuated internally clocked parts
US5731715A (en) Glitch-free clock enable circuit
US6473476B1 (en) Method and apparatus for providing deterministic resets for clock divider systems
US4849702A (en) Test period generator for automatic test equipment
US4660197A (en) Circuitry for synchronizing a multiple channel circuit tester
US6734703B1 (en) Circuits and methods for analyzing timing characteristics of sequential logic elements
US3633113A (en) Timed pulse train generating system
US10313099B1 (en) Multi-lane coherent transceiver with synchronized lane reset signals
US8819472B1 (en) Method and system for clock edge synchronization of multiple clock distribution integrated circuits by configuring master device to produce at least one gated clock output signal
US6320436B1 (en) Clock skew removal apparatus
US4366394A (en) Divide by three clock divider with symmetrical output
Mantyniemi et al. An integrated 9-channel time digitizer with 30 ps resolution
US4638256A (en) Edge triggered clock distribution system
GB2127594A (en) Distribution of clock pulses
EP0263377A2 (en) High-speed pulse swallower
US4425514A (en) Fixed pulse width, fast recovery one-shot pulse generator
US6550036B1 (en) Pre-conditioner for measuring high-speed time intervals over a low-bandwidth path
US4034352A (en) Phase control of clock and sync pulser
US11184007B2 (en) Cycle borrowing counter
CS203652B1 (cs) Generátor pulsů s programovatelnou opakovači dobou
USRE36063E (en) Timing generator with edge generators, utilizing programmable delays, providing synchronized timing signals at non-integer multiples of a clock signal
EP0453171A2 (en) Method for substantially eliminating hold time violations in implementing high speed logic circuits or the like
GB2152778A (en) Comparator circuit
US8487647B2 (en) Circuit and method for deglitching an input signal