CS203476B1 - Zapojení obvodu pro adresní výběr pevných pamětí s vnitřním cyklem - Google Patents

Description

Vynález se týká zapojení obvodu pro adresní výběr pevných paměti s vnitřním cýklem, které vytváří potřebnou posloupnost adres pevných paměti a umožňuje cyklické průchody skupinou adres a přeskoky adres.

Dosud známá zapojení řeší daný problém např. tak, že vytváří nastavený počet sekvencí adres a realizuje skoky podmíněné obsahem paměti. Takové zapojení je doplněno složitým logickým obvodem a klade vyšší požadavky na potřebný počet adres pevné paměti.

Jiná zapojení umožňují provádění přeskoků, avšak bez zpětné vazby od výsledku prováděné adresy. Opakování jisté posloupnosti adres je zde řešeno zadáním počáteční a konečné adresy, mezi kterými mají adresy probíhat. Běžná adresa se porovnává v komparátoru s konečnou adresou a v případě shody je nahrazována adresou počáteční.

Všechna tato řešení jsou náročná na materiál a vyžadují v provozu navíc čas potřebný pro vyhodnocování stavu.

Nevýhody známých zapojení odstraňuje zapojení obvodu pro adresní výběr pevných pamětí s vnitřním cyklem dle vynálezu, které sestává z paměíového bloku, aďresního registru, registru návratové adresy, slučovacího bloku, řídicího bloku, vstupního registru a převáděcího obvodu. Jeho podstata spočívá v tom, že skupinový výstup vstupního registru je spojen se skupinovým vstupem převáděcího obvodu. Skupinový výstup převáděcího obvodu je spojen s prvním skupinovým vstupem slučovacího bloku. Druhý skupinový vstup slučovacího bloku je spojen s prvním skupinovým výstupem pamětového bloku.

Druhý skupinový výstup paměíového bloku je spojen se skupinovým vstupem řídicího bloku. Sedmý výstup řídicího bloku je spojen se čtecím vstupem pamětového bloku. Adresní skupinový

2034-76 vstup paměťového bloku je spojen se druhým skupinovým výstupem adresního registru. Skupinový vstup adresního registru je s.pojen se skupinovým výstupem slučovacího bloku. Třetí skupinový vstup slučovacího bloku je spojen se skupinovým výstupem registru návratové adresy. Adresní skupinový vstup registru návratové adresy je spojen s prvním skupinovým výstupem adresního registru. '

Čtecí vstup adresního registru je spojen s pátým výstupem řídicího bloku, čtvrtý výstup řídicího bloku je spojen se zápisovým vstupem registru návratové adresy. Přepisovací vstup adresního registru je spojen se Šestým výstupem řídicího bloku. Třetí výstup řídicího bloku je spojen se třetím přepisovacím vstupem slučovacího bloku. Druhý přepisovací vstup slučovacího bloku je spojen se druhým výstupem řídicího bloku. První výstup řídicího bloku je spojen s prvním přepisovacím vstupem slučovacího bloku. První vybuzovací vstup slučovacího bloku je spojen s osmým výstupem řídicího bloku. Devátý výstup řídicího bloku je spojen s druhým vybuzovaoím vstupem slučovacího bloku.

Zapojeni obvodu pro adresní výběr pevných pamětí s vnitřním cyklem dle vynálezu má oproti dosud známým zapojením rozsáhlejší funkci při zároveň jednodušší konstrukci. Zapojením dle vynálezu bylo dosaženo rovněž časových úspor, neboť odpadají prodlevy potřebné pro vyhodnocování adres. Generace adresy paměti se provádí vždy o krok předem, takže po přečtení běžné adresy z paměti je možno bez prodlevy přikročit ke čtení další adresy. Adresu paměti lze pomooí zapojení dle vynálezu vytvářet několikerým způsobem, a to převedením obsahu vstupního registru pomocí převáděcího obvodu, přepsáním obsahu registru návratové adresy, zavedením z výstupů pevné paměti a kromě toho jednodráto.ým vybuzením standardní adresy.

Na připojeném obrázku je znázorněno schematicky zapojení dle vynálezu.' Jednotlivé bloky uvedené na schématu lze charakterizovat následujícím způsobem:

Paměťový blok £ obsahuje polovodičovou paměť, dekodér adresy a vstupní a výstupní obvody paměti. Adresní registr 2 je tvořen čítačem s paralelním zápisem. Registr 2 návratové adresy je sestaven z klopných obvodů. Slučovaoí blok £ realizuje na součinových hradlech s otevřenými kolektory součet jednotlivých vstupů. Řídicí blok 2 se skládá ze součtových a součinových hradel a klopných obvodů. Vstupní registr 6 je tvořen klopnými obvody. Převáděcí obvod £ se skládá z obvodů typu součtových a součinových hradel.

Skupinový výstup 61 vstupního registru 6 je spojen se skupinovým vstupem 71 převáděcího obvodu £. Skupinový výstup 72 převáděcího obvodu 2 js spojen s prvním skupinovým vstupem 44 slučovacího bloku £. Druhý skupinový vstup 45 slučovacího bloku 2 je spojen s prvním skupinovým vstupem 13 paměťového bloku £. Druhý skupinový výstup 14 paměťového bloku £ je spojen se skupinovým vstupem 510 řídicího bloku 2· Sedmý výstup 57 řídicího bloku 2 3® spojen se čtecím vstupem 12 paměťového bloku £. Adresní skupinový vstup ££ paměťového bloku £ je spojen se druhým skupinovým výstupem 25 adresního registru Skupinový vstup 23 adresního registru 2 je spojen se skupinovým výstupem 49 slučovacího bloku 4.

Třetí skupinový vstup 46 slučovacího bloku £ 3® spojen se skupinovým výstupem 33 registru 2 návratové adresy. Adresní skupinový vstup 32 registru 2' návratové adresy 'je spojen s prvním skupinovým výstupem 24 adresního registru 2. čtecí vstup 21 adresního registru 2 je spojen s pátým výstupem 55 řídicího bloku 2· Čtvrtý výstup 54 řídicího bloku 2 3® spojen se zápisovým vstupem 31 registru 2 návratové adresy. Přepisovací vstup 22 adresního registru 2 je spojen se šestým výstupem 56 řídicího bloku 2< První výstup 51 řídicího bloku 2 je spojen s prvním přepisovacím vstupem 41 slučovacího bloku 4. Druhý výstup 52 řídicího bloku 2 je spojen s druhým přepisovacím vstupem 42 slučovacího bloku 4.

Třetí výstup 53 řídicího bloku 2 3® spojen se třetím přepisovacím vstupem 43 slučovacího bloku 4. Osmý výstup 58 řídicího bloku 2 je spojen s prvním vybuzovaoím vstupem 47 slučovacího bloku £. Devátý výstup 59 řídicího bloku 2 3® spojen se druhým vybuzovaoím vstupem 48 slučovacího bloku 4. Obvod slouží pro adresní výběr pevné paměti, které je součástí paměťového bloku 1.. Vybraná adresa pevné paměti se vede ze druhého skupinového výstupu 25 adresního registru 2 do adresního skupinového vstupu ί 1 paměťového bloku J_. Přitom adresa uložená v adresnim registru 2 vždy předchází o jeden krok adresu paměťové buňky, která se právě zpracovává. Do adresního registru 2 se vybraná adresa bu5 nahrává do jeho skupinového vstupu 23. a to z výstupu 49 slučovacího bloku 4, nebo se vybraná adresa získává krokováním signálem, který vede z řídicího bloku 2 do Sítacího vstupu 21 adresního registru 2. Ve slučovacím bloku 4 se vytváří adresa pěti následujícími způsoby.

První způsob je přepsáním dat uložených ve vstupním registru 6, upravených v převáděcím obvodu 2 ^a přivedených na první skupinový vstup 44 slučovacího bloku 4_ pomoci signálu na jeho. prvním přepisovacím vstupu 41 Druhý způsob je přepsáním adresy, uložené v pevné paměti, přiváděné z prvního skupinového výstupu 13 paměťového bloku J_ na druhý skupinový vstup 45 slučovacího bloku pomocí signálu na druhém přepisovacím vstupu 42 slučovacího bloku .4. Třetí způsob se provádí přepsáním obsahu registru 3. návratové adresy, který se přivádí z jeho skupinového výstupu 33 na třetí skuninový vstup 46 slučovacího bloku 2 pomocí signálu na třetím přepisovacím vstupu 43 slučovacího bloku 4. Do registru i návratové adresy se průběžně přepisuje obsah adresního registru 2.

V okamžiku, kdy dojde v řídicím bloku 2 k vyhodnocení přeskoku adresy na základě dat, čtených z pevné paměti a přiváděných ze druhého skupinového výstupu 14 paměťového bloku i do skupinového vstupu 51 0 řídicího bloku 2, dojde v řídicím bloku k zablokování signálu na jeho čtvrtém výstupu 54, který je zápisovým signálem pro registr 3. návratové adresy.

Tím zůstává v registru 3. návratové adresy adresa o jednu vyšší než poslední adresa zpracovaná před odskokem. Přeskok adresy se realizuje zavedením adresy, uložené v pevné paměti do adresního registru 2 přes slučovací blok 4.

Vyhodnotí-li řídicí blok 2 konec podprogramu, přepíše do adresního registru 2 přes slučovací blok 4. obsah registru J návratové adresy. Tak může pokračovat hlavní program od místa přerušení. Při čtvrtém způsobu se adresa vytváří pomocí signálu vedeného z osmého výstupu 58 řídicího bloku 2 do prvního vybuzovacího vstupu 47 slučovacího bloku 4. Tím se ve slučovacím bloku 4 vyvolá první pevně nastavená adresa. Při pátém způsobu se adresa vytváří pomocí signálu z devátého výstupu 59 řídicího bloku 5. do druhého vybuzovacího vstupu 48 slučovacího bloku 4. Tím se ve slučovacím bloku 4 vyvolá druhá pevně nastavená adresa.

Zapojení dle vynálezu se uplatní v řídicích obvodech složitých logických celků v regulační, řídicí, měřicí a výpočetní technice.

Claims (1)

1. Zapojení obvodu pro adresní výběr pevných pamětí s vnitřním cyklem, vyznačující se tím, že skupinový výstup (61) vstupního registru (6) je spojen se skupinovým vstupem (71) převáděcího obvodu (7), jehož skupinový výstup (72) je spojen s prvním skupinovým vstupem (44) slučovacího bloku (4), jehož druhý skupinový vstup (45) je spojen s prvním skupinovým výstupem (13) paměťového bloku (1), jehož druhý skupinový výstup (14) je spojen se skupinovým vstupem (510) řídicího bloku (5), jehož sedmý výstup (57) je spojen se čtecím vstupem (12) paměťového bloku (1), jehož adresní skupinový vstup (11) je spojen se druhým skupinovým výstupem (25) adresního registru (2), jehož skupinový vstup (23) je spojen se skupinovým výstupem (49) slučovacího bloku (4), jehož třetí skupinový vstup (46) je spojen se skupinovým výstupem (33) registru (3) návratové adresy, jehož adresní skupinový vstup (32) je spojen s prvním skupinovým výstupem (2.4) adresního registru (2), jehož čtecí vstup (21) je spojen s pátým výstupem (55) řídicího bloku (5), jehož čtvrtý výstup (54) je spojen se zápisovým vstupem (31) registru (3) návratové adresy, přičemž přepisovací vstup (22) adresního registru (2) je spojen se šestým výstupem (56) řídicího bloku (5), jehož třetí výstup (53) je spojen se třetím přepisovacím vstupem (43) slučovacího bloku (4), jehož druhý přepisovací vstup (42)'je spojen se druhým výstupem (52) řídicího bloku (5), jehož první výstup (51) je spojen s prvním přepisovacím vstupem (41) slučovacího bloku (4)> jehož prvni vybuzovací vstup (47) je spújén s osmým výstupem (58) řídicího bloku (5), jehož devátý výstup (59) je spojen se druhým vybuzovacim vstupem (48) slučovacího bloku (4).