CS201455B1

CS201455B1 - Connection for metering the time periods

Info

Publication number: CS201455B1
Application number: CS111279A
Authority: CS
Inventors: Stanislav Feber
Original assignee: Stanislav Feber
Priority date: 1979-02-20
Filing date: 1979-02-20
Publication date: 1980-11-28

Description

Jsou známa zapojení k odměřování časových úseků založená na čítání impulsů konstantní frekvence pomocí čítače impulsů volitelné kapacity dosahované například změnou předvolby tohoto čítače.Known timing circuitry based on constant frequency pulse counting using a pulse counter of selectable capacity achieved, for example, by changing the preset of the counter is known.

Nevýhodou známých zapojení je nepřesnost odměřování časových úseků v rozmezí jedné periody měrných impulsů.A disadvantage of the known circuitry is the inaccuracy of measuring the time intervals in the range of one period of specific pulses.

Tyto nevýhody odstraňuje zapojení k odměřování časových úseků složené z čítače a přídavných logických obvodů podle vynálezu, jehož podstata spočívá v tom, že povelový vstup je spojen se záznamovým vstupem prvního paměťového obvodu, impulsní vstup je spojen se vstupem hradla, jehož řídicí vstup je spojen s výstupem prvního paměťového obvodu a jehož výstup je spojen se vstupem čítače a se záznamovým vstupem druhého paměťového obvodu, jehož výstup je spojen s výstupem zapojení, přičemž výstup čítače je spojen s mazacím vstupem prvního paměťového obvodu a s mazacím vstupem druhého paměťového obvodu.These drawbacks are eliminated by the wiring for measuring time slots consisting of a counter and additional logic circuits according to the invention, which is characterized in that the command input is connected to the recording input of the first memory circuit, the pulse input is connected to the gate input whose control input is connected to the output of the first memory circuit and the output of which is connected to the counter input and the recording input of the second memory circuit, the output of which is connected to the wiring output, the counter output being connected to the erase input of the first memory circuit and the erase input of the second memory circuit.

Výstup druhého paměťového obvodu je dále spojen s vedlejším vstupem čítače.The output of the second memory circuit is further coupled to a secondary input of the counter.

Předností zapojení k odměřování časových úseků podle vynálezu je skutečnost, že odfflŠŤOV&flý ČSSfiVý Úsek je přesným celistvým násobkem periody měrných impulsů, nezávisle na náhodilé poloze náběžné hrany povelového signálu vzhledem k posloupnosti měrných impulsů.An advantage of the circuitry according to the invention is that the deflected section is an accurate integral multiple of the period of the specific pulses, irrespective of the random position of the leading edge of the command signal with respect to the sequence of the specific pulses.

Zapojení k odměřování časových úseků podle vynálezu je v příkladném provedení znázorněno na přiloženém výkrese.The circuitry for measuring the time periods according to the invention is shown in the accompanying drawing in an exemplary embodiment.

Povelový vstup S je spojený se záznamovým vstupem Pi prvního paměťového obvodu P, impulsní vstup G je spojen se vstupem h hradla H, jehož řídicí vstup κ je spojen s výstupem Pi prvního paměťového obvodu P a jehož výstup H| je spojen se vstupem n čítače N a se záznamovým vstupem Γ] druhého paměťového obvodu R, jehož výstup Ri je spojen s výstupem X zapojení. Výstup čítače N je spojen s mazacím vstupem p₂ prvního paměťového obvodu P a s mazacím vstupem r₂ druhého paměťového obvodu R.The command input S is connected to the recording input Pi of the first memory circuit P, the pulse input G is connected to the input h of the gate H, whose control input κ is connected to the output Pi of the first memory circuit P and whose output H | it is connected to the input n of the counter N and to the recording input Γ] of the second memory circuit R, whose output Ri is connected to the output X of the wiring. The counter output N is coupled to the lubrication input p _{2 of the} first memory circuit P and to the lubrication input r _{2 of the} second memory circuit R.

Jako paměťový obvod se uvažuje sekvenční logický obvod se záznamovým vstupem, s mazacím vstupem, s výstupem, kde signál zvolené logické úrovně přivedený na záznamový vstup způsobuje vybuzení signálu zvolené logické úrovně na výstupu tohoto obvodu, a signál zvolené logické úrovně přivedený na mazací vstup tohoto obvodu způsobuje vymazání signálu na výstupu tohoto obvodu.A memory logic is a sequential logic circuit with a recording input, an erasing input, an output where the selected logic level signal applied to the recording input causes the selected logic level signal to be excited at the output of that circuit and the selected logic level signal applied to the erasing input of the circuit. causes the output signal of this circuit to be cleared.

Jako hradlo se uvažuje kombinační logický obvod se vstupem, s řídicím vstupem, s výstupem, kde signál zvolené logické úrovně na řídicím vstupu uvolňuje půchod signálu ze vstupu na výstup tohoto obvodu.The gate is considered to be a combination logic circuit with an input, a control input, an output, wherein the signal of the selected logic level on the control input releases the signal from the input to the output of the circuit.

Funkce zapojení k odměřování časových úseků podle vynálezu je taková, že ve výchozím postavení je na povelovém vstupu S signál opačné logické úrovně než je logická úroveň povelového signálu, například nulový logický signál a oba paměťové obvody P, R jsou vymazány. Impulsní vstup je spojen se zdrojem měrných impulsů konstantní frekvence, například s oscilátorem.The function of the time measuring circuitry according to the invention is such that in the initial position on the command input S a signal of a logical level opposite to the logical level of the command signal, for example a zero logic signal, and both memory circuits P, R are deleted. The pulse input is connected to a constant frequency source of pulses such as an oscillator.

Přivedením povelového signálu zvolené logické úrovně například jedničkového logického signálu na povelový vstup S přechází tento signál na záznamový Vstup ρχ prvního paměťového obvodu P a způsobuje vybuzení signálu na výstupu P| tohoto paměťového obvodu P.By applying a command signal of a selected logic level, e.g., one logic signal to the command input S, this signal passes to the write input ρχ of the first memory circuit P and causes the signal to be output at the output P | of this memory circuit P.

Signál vybuzený na výstupu Ρχ prvního paměťového obvodu P přechází na řídicí vstup κ hradla H a otevírá průchod měrných impulsů ze vstupu h na výstup Ηχ tohoto hradla H a dále na záznamový vstup r, druhého paměťového obvodu R a na vstup n čítače N.The signal excited at the output Ρχ of the first memory circuit P passes to the control input κ of the gate H and opens the passage of the specific pulses from the input h to the output Ηχ of the gate H and further to the recording input r, the second memory R and the input n of the counter N.

První impuls, který přechází na záznamový vstup ri druhého paměťového obvodu R způsobuje vybuzení signálu na výstupu R| tohoto paměťového obvodu R.The first pulse that passes to the recording input ri of the second memory circuit R causes the signal at the output R1 to be excited of this memory circuit R.

Signál vybuzený na výstupu Rx druhého paměťového obvodu R přechází na výstup X zapojení a jeho časové trvání představuje odměřovaný časový úsek.The signal excited at the output Rx of the second memory circuit R passes to the output X of the wiring and its duration is a measured period of time.

Posloupnost měrných impulsů přechází z výstupu Ηχ hradla H na vstup n čítače N a způsobuje postupné načítávání v tomto čítači. Při dočítání do předem stanoveného počtu impulsů, zadaného například kapacitou tohoto čítače, předvolbou stavu a podobně se vyhodnotí zaplněný stav tohoto čítače .a na výstupu Νχ tohoto čítače se objeví výstupní signál dočítání. Tento signál přechází na mazací vstup p₂ prvního paměťového obvodu P a způsobuje vymazání signálu na výstupu Ρχ tohoto obvodu P a zánik signálu na řídicím vstupu κ hradla H, čímž se toto hradlo uzavírá, a dále přechází na mazací vstup r₂ druhého paměťového obvodu R a způsobuje vymazání signálu na výstupu Rx tohoto obvodu R a zánik signálu na výstupu X zapojení.The sequence of the specific pulses passes from the output Ηχ of the gate H to the input n of the counter N and causes a progressive reading in this counter. When counting to a predetermined number of pulses, for example given by the capacity of this counter, by presetting the state and the like, the full state of the counter is evaluated and the counter output signal naχ appears on the output výstupuχ of the counter. This signal passes to the erase input p _{2 of the} first memory circuit P and clears the signal at the output tohotoχ of this circuit P and the signal disappears at the control input κ of the gate H, thereby closing the gate, and passes to the erase input r _{2 of the} second memory circuit R and causes the output Rx of this circuit R to be cleared and the output X of the wiring to disappear.

Tento zánik signálu na výstupu X zapojení představuje konec odměřovaného časového úseku.This loss of signal at the output X wiring represents the end of the measured period of time.

Další modifikace zapojení záleží v tom, -že vedlejší vstup π čítače N je spojen s výstupem Rx druhého paměťového obvodu R, a při vymazání signálu na tomto výstupu Rx se zároveň nastavuje výchozí stav čítače N, například nuluje se tento čítač Nav tomto stavu se udržuje po celou dobu vymazaného stavu druhého paměťového obvodu R. Toto nulování se přerušuje po dobu vybuzeného stavu druhého paměťového obvodu R, tj. po dobu odměřování předmětného časového úseku.Another modification of the connection is that the secondary input π of counter N is connected to the output Rx of the second memory circuit R, and when the signal at this output Rx is cleared, at the same time the counter state N is set, for example this counter is reset. This resetting is interrupted for the duration of the energized state of the second memory circuit R, i.e. during the measurement of the time period in question.

Zapojení podle vynálezu se uplatňuje při logické stavbě číslicových obvodů, v měřicí technice k přesnému odměřování času měření a podobně všude tam, kde jsou kladeny vysoké nároky na přesné dodržování konstantní hodnoty odměřovaného časového úseku;The circuitry according to the invention is used in the logical construction of digital circuits, in measuring technology to precisely measure the measurement time and the like wherever high demands are placed on exact observance of the constant value of the measured time period;

Claims

SUBJECT

Wiring for measuring time slots consisting of a counter and additional logic circuits, characterized in that the command input (S) is connected to the recording input (pi) of the first memory circuit (P), the pulse input (G) is connected to the input (h) ) a gate (H) whose control input (κ) is connected to the output (Ρχ) of the first memory circuit (P) and whose output (Ηχ) is connected to the input (n) of the counter (N) and to the recording input (η) of the second The memory output du (R) whose output (Rx) is connected to the output (X) of the circuit, the output (přičemžχ) of the counter (N) being connected to the erase input (p ₂ ) of the first memory circuit (P) and the erase input ₂ ) a second memory circuit (R).

Wiring according to claim 1, characterized in that the output (Rx) of the second memory circuit (R) is further connected to the auxiliary input (π) of the counter (N).

1 drawing