CS200749B1

CS200749B1 - Connection of the control block for the target braking

Info

Publication number: CS200749B1
Application number: CS393578A
Authority: CS
Inventors: Karel Cerny; Vitezslav Spidlen
Original assignee: Karel Cerny; Vitezslav Spidlen
Priority date: 1978-06-15
Filing date: 1978-06-15
Publication date: 1980-09-15

Description

Vynález ee týká zapojení ovládacího bloku pro cílové brzdění trakčních vozidel metra θ všech druhů vlakových souprav.The invention relates to the wiring of a control block for the target braking of subway traction vehicles θ of all kinds of trainsets.

Při automatizaci kolejové dopravy v metru a u železničních vlakových souprav je třeba, aby se v přesně určeném místě trati přenesl na trakční vozidlo signál, který uvádí v činnost zařízení pro cílové brzdění trakčního vozidla. Tento signál obsahuje informaci o přesné poloze soupravy na trati, to jest informaci o vzdálenosti vozidla od cíle a informaci o sklonu trati, která udává požadované zpoždění vozidla. Aby se přesně určila poloha vozidla na trati, je třeba, aby signál s požadovanými informacemi byl pokud možno krátký pro jednoduchost přenosu. Hlavně se vyžaduje, aby na tento signál zařízení co nejrychleji reagovalo. Zpracování signálu a vyslání signálu ovládajícího zařízení pro cílové brzdění zajišťuje ovládací blok.In the automation of rail transport in the metro and in the case of railway trains, a signal shall be transmitted to the traction vehicle at a precisely specified point on the line, which actuates the device for the target braking of the traction vehicle. This signal includes information about the precise position of the train on the track, i.e., the distance of the vehicle from the target and the track slope, which indicates the desired vehicle delay. In order to accurately determine the position of the vehicle on the track, the signal with the required information should be as short as possible for ease of transmission. In particular, the device is required to respond to this signal as quickly as possible. The control block provides the signal processing and transmitting the signal to the target braking device.

Jsou známy různé druhy ovládacích bloků, které jsou sestaveny z relé a diod. Nedostatkem těchto ovládacích bloků je především poměrně malá rychlost zpracování signálu, závislá na přepínací rychlosti použitých relé. Spínací doba relé se mění se změnou napájecího napětí, které může kolísat. Během doby se též mění spínací rychlost relé vlivem stárnutí pružin, zaprášením a opotřebením kotYy. Rychlost trakčních vozidel v kontrolovaném místě se rovněž různí. V důsledku různé rychlosti trakčního vozidla a v důsledku nestálé přepínací rychlosti relé se mění interval mezi přijetím signálu a ovládacím povelem pro cílové brzdění. BěhemVarious types of control blocks are known which consist of relays and diodes. The disadvantage of these control blocks is, in particular, the relatively low signal processing speed, which depends on the switching speed of the relays used. The switching time of the relay varies with the change in supply voltage, which can vary. The switching speed of the relay also changes over time due to the aging of the springs, dust and wear of the disc. The speed of traction vehicles at the controlled site also varies. Due to the different speed of the traction vehicle and the volatile switching speed of the relay, the interval between receiving the signal and the command command for the target braking varies. During

200 749200 749

200 740 tohoto intervalu ujede každá souprava pokaždé jinou vzdálenost, kterou není možno před zastavením přesně určit. ^,J-ato nepřesnost nepříznivě ovlivňuje přesné zastavení vozidle.200 740 of this interval each set travels a different distance, which cannot be determined precisely before stopping. ^{, -} This inaccuracy adversely affects the precise stopping of the vehicle.

Další nevýhodou je malá spolehlivost pohyblivých mechanických dílů a z toho vyplývající značná poruchovost. Přenosový signál z trati musí u těchto ovládacích bloků trvat déle, aby doba jeho trvání stačila k sepnutí a přidržení relé při vjezdu vozidle do úseku zábrzdné vzdálenosti maximální rychlostí.Another disadvantage is the low reliability of the movable mechanical parts and the resulting failure rate. The transmission signal from these lines must take longer for these control blocks so that its duration is sufficient to close and hold the relay when the vehicle enters the braking distance at maximum speed.

Tyto nedostatky odstraňuje zapojení ovládacího bloku pro cílová brzdění, které sestává z dekodéru, hradla, zjištovacího obvodu, přepisového obvodu, kontrolního obvodu, paměti a klopného obvodu. Jeho podstata spočívá v tom, že vstupní svorka zapojení je spojena se vstupem dekodéru a se vstupem zjišťovacího obvodu. Výstup zjišťovacího obvodu je spojen e prvním vstupem klopného obvodu a s prvním vstupem přepisového obvodu. První výstup přepisového obvodu je spojen s druhým vstupem klopného obvodu a s 'druhým vstupem hradla. První vstup hradla je spojen s prvním výstupem dekodéru. Výstup hradla je spojen s prvním vstupem paměti. Druhý vstup paměti je spojen s výstupem klopného obvodu. Třetí vstup paměti je spojen s druhým výstupem přepisového obvodu. Druhý vstup přepisového obvodu je spojen s výstupem kontrolního obvodu. Vstup kontrolního obvodu je spojen s prvním výstupem paměti. Druhý výstup paměti je spojen s první výstupní svorkou zapojení. Druhá výstupní svorka zapojení je spojena s třetím výstupem paměti. Čtvrtý výstup paměti je spojen s třetí výstupní svorkou.These drawbacks are eliminated by the target braking control block, which consists of a decoder, gate, detection circuit, transcript circuit, control circuit, memory and flip-flop. Its essence is that the input terminal of the wiring is connected to the input of the decoder and the input of the detection circuit. The output of the detection circuit is connected to the first input of the flip-flop and to the first input of the transcript circuit. The first output of the transistor circuit is connected to the second flip-flop input and the second gate input. The first gate input is connected to the first output of the decoder. The gate output is connected to the first memory input. The second memory input is connected to the flip-flop output. The third memory input is connected to the second output of the transcript circuit. The second input of the transcriber circuit is connected to the output of the control circuit. The control circuit input is connected to the first memory output. The second memory output is connected to the first wiring output terminal. The second wiring output terminal is connected to the third memory output. The fourth memory output is connected to the third output terminal.

Výhodou zapojení podle vynálezu je dobrá odolnost proti rušení, kterou je možné jednoduchým způsobem dále zvyšovat. Ovládací blok má malé rozměry, nejméně o 1 řád nižší spotřebu než ovládací blok sestavený z relé a diod. Má vysokou spolehlivost, protože neobsahuje mechenické díly a pohyblivé součásti. Neméně významnou výhodou je rychlost zpracovaní vstupních signálů, která je minimálně o řád vyšší než u známých ovládacích bloků a je dána nastavitelným časovým zpožděním ovládacího výstupu zapojení. Dekódované výstupní signály se na výstupech objeví v předstihu před ovládacím signálem a to vylučuje nejasné zadání parametrů brzdění a přechodové děje. Tím se zvýší přesnost zastavení, trakčních vozidel ve stanicích.The advantage of the circuit according to the invention is good interference immunity, which can be further increased in a simple manner. The control block has small dimensions, at least 1 order less power consumption than the control block made of relays and diodes. It has high reliability because it does not contain mechanical parts and moving parts. An equally significant advantage is the processing speed of the input signals, which is at least one order of magnitude higher than that of the known control blocks and is given by an adjustable time delay of the control output of the circuit. The decoded output signals appear on the outputs in advance of the control signal, and this avoids confusion of the braking and transient parameters. This increases the stopping accuracy of the traction vehicles at the stations.

Příklad zapojení podle vynálezu je v blokovém schématu znázorněn na připojeném výkrese.An example of a circuit according to the invention is shown in the block diagram in the accompanying drawing.

Jednotlivé části zapojení lze charakterizovat takto: Dekodér 1 je tvořen soustavou součinových hradel a převádí signál jednoho vstupu vždy na dva příslušné výstupy. Jeho skupinový vstup 11 obsahuje počet vstupů podle požadovaných kombinací zébrzdných vzdáleností a jim přiřazených zpoždění. První výstup 12 obsahuje počet výstupů podle počtu požadovaných zábrzdných vzdáleností a požadovaných zpoždění.The individual parts of the circuit can be characterized as follows: Decoder 1 consists of a set of product gates and converts the signal of one input to two respective outputs. Its group input 11 contains the number of inputs according to the desired combinations of braking distances and their associated delays. The first output 12 includes a number of outputs according to the number of braking distances required and delays required.

Hradlo 2 je složeno ze součinových hradel a kromě inverze vstupních signálů blokuje jejich přechod do paměti 6.The gate 2 is composed of the product gateways and, in addition to the inversion of the input signals, blocks their transition to the memory 6.

Zjišťovací obvod 3 je logický součtový obvod, složený ze součinových hradel, a vyhodnocuje přítomnost vstupního signálu na vstupní svorce 80 zapojení a na jeho výstupu 32 se objevuje vždy stejný signál.The detection circuit 3 is a logic summation circuit, composed of the product gates, and evaluates the presence of an input signal at the input terminal 80 of the wiring, and at its output 32 the same signal always appears.

Přepisový blok 4 je tvořen klopným obvodem J - K a sítí součinových hradel se zavedeným zpožděním a umožňuje odblokování hradla 2 a přepis vstupních informací do paměti 6 ee souhlasem kontrolního obvodu 5 a nulování pamětí v paměti 6.The transcript block 4 is formed by a flip-flop J-K and a network of product gateways with an established delay and allows the gate 2 to be unlocked and the input information to be transcribed into memory 6 ee by checking the control circuit 5 and resetting the memories in memory 6.

200 740200 740

Kontrolní obvod 5 je logický součtový obvod, složený ze součinových hradel, a zjišťuje obsazení nebo neobsazení pamětí v paměti 6, a tudíž možnost přepisu.The control circuit 5 is a logical summation circuit, composed of the product gates, and detects the occupation or non-occupation of the memories in the memory 6 and thus the possibility of rewriting.

Paměť 6 je složena ze součinových hradel, zapojených jako R - S klopné obvody, a zajišťuje uchování vstupní informace ze avého prvního vstupu 61 až do příchodu nového signálu nebo do vymazání pamětí.The memory 6 is composed of the product gates connected as R-S flip-flops, and keeps input information from the first first input 61 until a new signal arrives or the memories are cleared.

Klopný obvod 7 je monostabilní klopný obvod v integrovaném provedení, je ovládán vstupním signálem a jeho výstup slouží ke spouštění zařízení pro cílové brzdění. Doba jeho kyvu se využívá mezi postupně dvojím spuštěním zařízení pro cílové brzdění k nastavení obvodů zařízení pro cílové brzdění do pohotovosti.The flip-flop 7 is a monostable flip-flop in an integrated design, is controlled by an input signal and its output serves to trigger the target braking device. Its oscillation time is used between successive double-actuation of the target braking device to set the circuits of the target braking device ready.

Vstupní svorka 80, která je skupinová, se skládá z potřebného počtu vstupů, například u metra je to osm vstupů, s přivádí vstupní signály do ovládacího bloku.The input terminal 80, which is grouped, consists of the required number of inputs, for example in the case of a subway, eight inputs, with input signals to the control block.

První výstupní svorka 90, která je skupinová, se skládá z potřebného počtu výstupů, například z osmi, a slouží k zadávání požadovaných parametrů brzdění vozidla do zařízení pro cílové brzděni.The first output terminal 90, which is grouped, consists of the required number of outputs, for example eight, and serves to input the desired vehicle braking parameters into the target braking device.

Druhá výstupní svorka 100 slouží ke spouštěn* zařízení pro cílové brzdění v požadovaném místě trati.The second output terminal 100 serves to trigger the target braking device at the desired track location.

Třetí výstupní svorka 110 slouží k signalizaci činnosti zařízení pro cílové brzdění.The third output terminal 110 serves to signal the operation of the target braking device.

Zapojení ovládacího bloku pro cílové brzdění je provedeno taktů:The wiring of the control block for the target braking is performed by:

Vstupní svorka 80 zapojeni, která je skupinová, je spojena se vstupem dekodéru 1 a se vstupem 31 zjišťovacího obvodu 3. Oba tyto vstupy II a 31 jsou skupinové. Výstup 32 zjišťovacího obvodu 3 je spojen s prvním vstupem 71 klopného obvodu 7 a s prvním vstupem 41 přepisového obvodu 4. První výstup 43 přepisového obvodu 4 je spojen s druhým vstupem 72 klopného obvodu 7 a s druhým vstupem 22 hradla 2. První vstup 21 hradla 2, který je skupinový, je spojen s prvním výstupem 12 dekodéru 1, který je rovněž skupinový. Výstup 23 hradla 2, který je skupinový, je spojen s prvním vstupem 61 paměti 6, který je rovněž skupinový. Druhý vstup 62 paměti 6 je spojen s výstupem 73 klopného obvodu 7. Třetí vstup 63 paměti 6 je spojen β druhým výstupem 44 přepisového obvodu 4. Druhý vstup 42 přepisového obvodu 4 je spojen s výstupem 52 kontrolního obvodu 5. Vstup 51 kontrolního obvodu 5 je spojen s prvním výstupem 64 paměti 6. Druhý výstup 65 paměti 6, který je skupinový, je spojen s první výstupní svorkou 90 zapojení, která je rovněž skupinová. Druhá výstupní svorka 100 zapojeni je spojena s třetím výstupem 66 paměti 6. Čtvrtý výstup 67 paměti 6 je spojen s třetí výstupní svorkou 110 zapojení.The wiring input terminal 80, which is grouped, is connected to the input of the decoder 1 and the input 31 of the detection circuit 3. Both of these inputs II and 31 are grouped. The output 32 of the detection circuit 3 is connected to the first input 71 of the flip-flop 7 and to the first input 41 of the transliter 4. The first output 43 of the flip-flop 4 is connected to the second input 72 of the flip-flop 7. which is grouped, is connected to the first output 12 of the decoder 1, which is also grouped. The output 23 of the gate 2, which is grouped, is connected to the first input 61 of the memory 6, which is also grouped. The second input 62 of the memory 6 is connected to the output 73 of the flip-flop 7. The third input 63 of the memory 6 is connected β to the second output 44 of the transcriber circuit 4. The second input 42 of the transistor 4 is connected to the output 52 of the control circuit 5. The second output 65 of the memory 6, which is grouped, is connected to the first circuit output terminal 90, which is also grouped. The second wiring output terminal 100 is coupled to the third output 66 of the memory 6. The fourth output 67 of the memory 6 is connected to the third wiring output terminal 110.

Vstupní signál, který přijde na vstupní svorku 80 zapojení, se rozdělí v dekodéru 1 na jednotlivé složky, které se na cestě do paměti 6 zastaví před hradlem 2. Přitom současně zjišťovací obvod 3 aktivuje přepisový obvod 4. Přepisový obvod 4 podle signálu na svém druhém vstupu 42 z kontrolního obvodu 5 bu3 vydá povel k uvolnění hradla 2 v případě, že paměti nejsou obsazeny, nebo vydá signál k vymazáni pamětí e paměti 6. Jakmile dojde k vymazání všech pamětí paměti 6, vydá přepisový obvod 4 povel k uvolnění hradla 2. Současně s uvolněním hradla 2 dojde ke spuštění monostabilního klopného obvodu 7. Jednotlivé složky vstupní informace zapojení se mezitím zapíší do pamětí paměti 6 a kontrolní obvod 5 vydá prostřednictvímThe input signal that arrives at the input input terminal 80 is divided in the decoder 1 into components that stop in front of the gate 2 on the way to the memory 6. At the same time, the detection circuit 3 activates the transcriber circuit 4. Input 42 from the control circuit 5 either gives a gate release command 2 in case the memories are not occupied, or gives a signal to clear the memories of the memory 6. Once all the memories of the memory 6 have been cleared, the transcript circuit 4 issues the gate release command 2. At the same time as the gate 2 is released, the monostable flip-flop 7 is triggered. Meanwhile, the components of the input wiring information are written to the memory 6 and the control circuit 5 issues via

200 740 přepisového bloku 4 povol k zablokování hradla 2. Jakákoliv další sněna vstupního signálu zapojení nemá vliv na otav paměti panšti 6 až do skončení vstupního signálu. Na výstupní skupinové svorce 90 aa objeví výstupní signál sadně sábrzdné vzdálenosti a bádaného zpoždění vozidla. Po uplynutí doby kyvu nonoatabilního klopného obvodu 2 dojde k vybaveni druhé výstupní svorky 100 a třetí výstupní svorky 110, a tín k zahájení brsdéní a přédem zadanými parametry. teprve pak skončí vstupní signál. Soba zpoždění nonoatabilního klopného obvodu 2 Je nastavitelná podle doby potřebné pro uvedení obvodů zařízeni pro cílové brzdění do pohotovosti v případě opakovaného zadání. Celý popsaný děj netrvá déle než 3 milisekundy, proto ani vstupní signál nemusí být přítomen delší dobu.200 740 transcript block 4 enable gate 2 blocking. Any additional dreams of the input signal of the wiring does not affect the memory of the memory 6 until the input signal is complete. At the output group terminal 90aa, the output signal of the wake-up distance and the investigated vehicle delay appears. After the swiveling time of the nonoatable flip-flop 2, the second output terminal 100 and the third output terminal 110 are tripped, and the shade is triggered and pre-set parameters. only then the input signal ends. Non-latable flip-flop delay time 2 It is adjustable according to the time required to put the target braking device circuits on standby in case of re-entry. The entire process described does not take more than 3 milliseconds, so even the input signal may not be present for a long time.

Vynálezu se využije při automatizaci železniční dopravy u trakčních vozidel vybavených zařízením pro cílové brzdění.The invention will be utilized in the automation of rail transport in traction vehicles equipped with a target braking device.

Claims

PfiBDHST VXNÁL8ZU

A wiring control block for lead braking, consisting of a decoder, gate, detection circuit, transcript circuit, control circuit, memory and flip-flop, characterized in that the wiring input terminal (80) is connected to the decoder input (11) and and a input (31) of the detection circuit (3) whose output (32) is apojan and a first input (71) of the flip-flop (7) and a first input (41) of the transistor circuit (4) whose first output (43) is apojan and the second input (72) of the flip-flop (7) and the second input (22) of the gate (2), the first input (21) of which is connected and the first output (12) of the decoder (1), and the output (23) of the gate (2) connected to the first input (61) of the memory (6), whose second input (62) is connected to the output (73) of the flip-flop (7), and the third input (63) of the memory (6) is connected and the second output (44) circuit (4), whose second input (42) is connected and output (52) of control circuit (5), whose input (51) is connected and first the output (64) of the memory (6), the second output (65) of which is apojan and the first output terminal (90) of the connection, the second output terminal (100) of which is connected and the third output (66) of the memory (6), / 67 / It is connected to the third output terminal / 110 /.