CS198386B1 - Operační blok, zejména pro řidiči procesory - Google Patents

Description

Vynález řeči ope řečni blok, zejména pro řídicí procesory.

Obdobné bloky pro řídicí automatická zařízeni jsou běžně sestavovány z logických prvků. Zpfleob skladby je dán charakterem koncepčního řešení ťěchto automatických zařízeni V rámci dané koncepce potom používané způsoby skladby umožňuji bezpečný provoz automatického zařízeni i řízeného objektu, avšak neumožňují činnost příslušného stupně řízeni s omezenou činnosti automatiky v případě poruchy méně důležitého čidle.

Uvedený nedostatek odstraňuje operační blok pro řidiči procesory podle vynálezu, jehož podstata spočívá v tom, že prvni vnější vypínací vstup prvního blokovacího součtového členu je spojen e druhým vstupem druhého blokovacího součtového členu, první výstup prvního paměťového členu je spojen e prvním vstupem druhého zábranového členu, prvni vstup prvního zábranového členu je napojen na prvni výstup druhého paměťového členu, druhý vstup prvního výběrového členu je spojen s druhým vstupem druhého výběrového členu a s výstupem výstupního zábranového členu, třetí vstup prvního výběrového členu je spojen ee třetím vstupem druhého výběrového členu a a výstupem výstupního blokovacího členu, výstup prvního blokovacího členu je spojen a druhým vstupem výstupního zábranového členu e s druhým vstupem výstupního blokovacího členu, výstup druhého blokovacího členu je spojen s prvním vstupem výstupního zábranového členu a a prvním vstupem výstupního blokovacího členu, na prvni

198 386

198 389 výstup prvního blokovacího součtového členu je napojen třetí vetup prvního zábranového členu, na druhý výstup prvního blokovacího součtového členu je nepojen první vstup prvního paměťového členu, ne jehož třetí výetup je napojen první vetup prvního výběrového členu, na první výetup prvního součtového členu jsou napojeny pétý vetup prvního výběrového Clonu o třetí vstup prvního blokovacího členu, na druhý výetup prvního součtového členu jeou nepojeny druhý vetup prvního paměťového členu, čtvrtý vstup prvního výběrového členu, druhý vetup prvního zábranového členu o první vetup prvního blokovacího členu, no druhý výstup prvního paměťového členu je napojen vstup prvního signalizačního členu, na výetup prvního výběrového členu je nepojen první vetup prvního výstupního paměťového členu, na jehož druhý vetup je nepojen výetup prvního zábranového členu, a na jehož výstup jsou nepojeny vstup prvního zesilovače a druhý vetup prvního blokovacího členu, na první výetup druhého blokovacího součtového členu je nepojen třetí vetup druhého zábranového členu, na druhý výetup druhého blokovacího součtového členu je napojen první vetup druhého paměťového členu, ne Jehož druhý výetup je nepojen vstup druhého signalizačního členu, a na Jehož třetí výetup je napojen první vetup druhého výběrového členu. Na první výetup druhého součtového členu je napojen vstup druhého blokovacího členu, na jehož výetup jeou napojeny pátý vstup druhého výběrového členu a třetí vstup druhého blokovacího členu. Na druhý výetup druhého součtového členu jsou napojeny třetí vetup druhého blokovacího součtového Členu, druhý vstup druhého paměťového členu, čtvrtý vstup druhého výběrového členu, druhý vstup druhého zábranového členu a první vetup druhého blokovacího členu, na výstup druhého výběrového členu je napojen první vstup druhého výstupního paměťového členu, na jehož druhý vstup js napojen výetup druhého zábranového členu, a na jehož výstup jsou napojeny vetup druhého zesilovače a druhý vetup druhého blokovacího členu.

Operační blok umožňuje činnost řídicího procesoru, případně jiné binární automatiky, se zajištěním bezpečné činnosti automatiky 1 v případě její omezené funkce. Operační blok déle svou vnitřní strukturou a návaznosti na ostatní bloky umožňuje použiti automatiky jako trenažéru pro obsluhu zařízeni· Operační blok umožňuje bezpečný přechod z ručního řízeni technologie no automatizovaný provoz, a to v obecném stavu řídicího procesoru, kdy struktura bloku apolu a návaznou čáeti procesoru aoučaaně zmenšuje rozsah řízeni a umožňuje jednodušší způsob programováni automatiky.

Na výkresech je schematicky znázorněno příkladné uspořádáni operačního bloku podle vynálezu. Na obr. 1 je blokové schéma operačního bloku, na bor. 2 blokové schéma startovací sekce a na obr. 3 blokové schéma odatavovacl sekce.

Operační blok je tvořen startovací sekcí A, odatavovacl sokol B, výstupním zábranovým členem C a výstupním blokovacím členem D. Operační blok mé vnější vstupy a výstupy na proppjenl a ostatními bloky řídicího procesoru a déle vnitřní přenosové cesty mezi jednotlivými členy. Startovací sekce A obsahuje první blokovací součtový člen e prvním vnějším vypínacím vstupem 1,1, vstupem 1.2, prvním výstupem 1.3 a druhým výstupem .1^4, první součtový člen 2 e vnějším startovacím vstupem 2.1. prvním vnějším přeskokovým vetupea^2^2, prvním výstupem 2,3 e druhým výstupem 2,4. první paměťový člen 3 o prvním vstupem XI,

198 388 druhým vstupem 3.2. prvním vnějším vyhledávacím výstupem 3.3, prvním výstupem 3.4, druhým výstupem 3.S a třetím výstupem 3.6. první výběrový člen 4 β prvním vstupem 4.1. druhým vstupem 4.2, třetím vstupem 4.3, čtvrtým vstupem 4.4, pátým vstupem 4,5 a výstupem 4,6, první výstupní paměřový člen 5 s prvním vstupem 5^1, druhým vstupem 5,2 a výstupem 5.3. první zesilovač 6 ea vstupem 6.1 a prvním vnějším ovládacím výstupem 6,2, první signalizační člen 7 ae vstupem 7.1, prvním vnějším signalizačním výstupem 7,2 a prvním vnějším cílovým vstupem 7.3, první zábranový člen 8 β prvním vnějším krokovacim vstupem

8.2, druhým vstupem 8,3, třetím vstupem 8,4 a výstupem 8.5 a první blokovací člen 9 β prvním vstupem 9.1. druhým vstupem 9.2. třetím vstupem 9,3 a výstupem 9.4. Odstavovaci sekce B obsahuje druhý blokovací součtový člen 10 s prvním vstupem 10.1. druhým vstupem

10.2, třetím vstupem 10.3. prvním výstupem 10.4 a druhým výstupem 10.5, druhý součtový člen 11 s vnějším odetavovacím vstupem 11.1, vnějším zabezpečovacím vstupem 11.2, prvním výstupem 11.3 a druhým výstupem 11.4, druhý paměťový člen 12 β prvním vstupem 12.1. druhým vstupem 12.2. druhým vnějším vyhledávacím výstupem 12.3, druhým výstupem 12.5, třetím výstupem 12.6 a prvním výstupem 12.4, druhý výběrový člen 13 8 prvním vstupem 13.1. druhým vstupem 13,2, třetím vstupem 13.3, čtvrtým vstupem 13,4, pátým vstupem 13J5 a výstupem 13.6, druhý výstupní pamětový člen 14 s prvním vstupem 14.1. druhým vstupem

14.2 a výstupem 14.3, druhý zesilovač 15 se vstupem 15.1 a druhým vnějším ovládacím výstupem 15,2, druhý blokovací člen 16 s druhým vnějším přeskokovým vstupem 16,1, vstupem

16.2 a výstupem 16.3. druhý signalizační člen 17 se vstupem 17.1. druhým vnějším signalizačním výstupem 17.2 a druhým vnějším cílovým vstupem 17.3, druhý zábranový člen 18 8 druhým vnějším krokovacim vstupem 18.1, prvním vstupem 18.2, druhým vstupem 18.3. třetím vetupem 18.4 a výetupem 18.5 a druhý blokovací člen 19 a prvním vstupem 19.1. druhým vetu pem 19.2, třetím vstupem 19.3 a výetupem 19.4. Výstupní zábranový člen C obsahuje vnější zábranový vstup C.1. první vstup C.2, druhý vstup C.3, vnější uvolňovací vstup C.4, výstup C.5 a vnější zábranový výstup C.6. Výstupní blokovací člen D obsahuje vnější blokovací vstup D.1. první vstup D.2, druhý vstup O.3, výstup D.4 a vnější blokovací výstup

D.5. Vnitřní struktura jednotlivých členů je vyznačena logickými značkami, směry předávaných informací šipkami. První signalizační člen 7 a druhý signalizační člen 17 obsahuji logiku, která zabezpečuje přechod z kmitavá na klidovou indikaci průběhu řízeni v ovládací dozorně po dosaženi cílového stavu. První vnější vypínací vstup 1.1 prvního blokovacího součtového členu 1 je spojen 8 druhým vetupem 10.1 druhého blokovacího součtového členu 10. Vstup 1.2 prvního blokovacího součtového členu je spojen s vnějším odstavovacim vstupem 11.1 druhého součtového členu 11. Vnější startovací vstup 2.1 prvního součtového členu 2 je spojen e druhým vstupem 10.2 druhého blokovacího součtového členu

10. První výstup 3.4 prvního pamělovóho členu 3 je spojen s prvním vetupem 18.2, druhého zébrsnového členu 18. První vstup 8.2 prvního zábranového členu 8 je napojen na první výstup 12,4 druhého paměldvého členu 12. Druhý vetup prvního výběrového členu 4 je spojen β druhým vstupem 13,2 druhého výběrového členu 13 a e výetupem C.5 výstupního zábranového členu C. Třetí vstup 4.3 prvního výbšrového členu 4 js spojen se třetím vetupem 13,3

198 388 druhého výběrového členu 13 e s výstupem D,4 výstupního blokovacího členu D. Výstup 9.4 prvního blokovacího členu 9 je spojen s druhým vstupem C,3 výstupního zébrenového členu C e e druhým vstupem £j_3 výstupního blokovacího členu D. Výstup 1SU4 druhého blokovacího členu 19 je epojen 8 prvním vetupem C,2 výstupního zébrenového členu C a e prvním vstupem p,2 výstupního blokovacího členu D. Na první výstup 1^3 prvního blokovacího součtového členu 1 je napojen třetí vstup 8,4 prvního zébrenového členu 8. Na druhý výstup 1.4 prvního blokovacího součtového členu _1 je napojen první vstup 3j_l prvního paměťového členu 3, na jehož třetí výstup 3.6 Je napojen první vstup 4,1 prvního výběrového členu 4. Na první výstup 2^ prvního součtového členu 2 jeou napojeny pátý vetup 4.6 prvního výběrového členu 4 na třetí vstup 9j3 prvního blokovacího členu 9. Na druhý výetup 2^4 prvního součtového členu 2 jeou nepojeny druhý výetup 3.2 prvního paměťového členu 3, čtvrtý vetup 4.4 prvního výběrového Členu 4, druhý vetup 8.3 prvního zébrenového členu 8 a první vetup prvního blokovacího členu 9. Na druhý výetup 3^5 prvního paměťového členu 3 je napojen vetup 7.1 prvního signalizačního členu 7. Na výetup 4.6 prvního výběrového členu 4 je napojen první vetup 5.1 prvního výstupního paměťového členu 5, ne jehož druhý vetup 5.2 je napojen výstup 8.5 prvního zébrenového členu 8, a na jehož výstup 5.3 jeou napojeny vetup

6.1 prvního zesilovače 6 a druhý vetup 9^2 prvního blokovacího členu 9. Na první výstup

10.4 druhého blokovacího součtového členu 10 je nepojen třetí vstup 18.4 druhého zábranovóho členu 18. Ne druhý výetup 10J5 druhého blokovacího součtového členu 10 je nepojen první vetup ,12^1 druhého paměťového členu 12, na jehož druhý výetup 12.5 Je napojen vetup

17.1 druhého signalizačního členu 17, a na jehož třetí výetup 12.6 je nepojen první vetup 13^ druhého výběrového členu 13. Na první výetup LL3 druhého součtového členu 11 je nepojen vetup 16.2 druhého krokoveciho členu 16, ne jehož výetup 16.3 jeou nepojeny pátý vstup 13.6 druhého výběrového členu 13 a třetí vetup 19J3 druhého blokovacího členu 19.

Na druhý výatup Η^4 druhého součtového členu 11 jaou napojeny třetí vstup 10^ druhého blokovacího součtového členu 10, druhý vatup 12.2 druhého paměťového členu 12. čtvrtý vstup

13.4 druhého výběrového členu 13, druhý vstup 18.3 druhého zábranového členu 18 a první vstup 19.1 druhého blokovacího členu 19. Na výstup ^3^6 druhého výběrového členu 13 je napojen první vstup 14.1 druhého výstupního paměťového členu 14, na jehož druhý vatup 14.2 je napojen výatup 18,5 druhého zábranového členu 18, a na jehož výetup 14,3 jaou napojeny vatup 15^1 druhého zesilovače 16 a druhý vatup 19^ druhého blokovacího členu 19.

Signály z tlačítek ovládací dozorny jaou přivedeny prvním vnějším vypínacím vetupem

1.1 a 1,2 prvního blokovacího součtového členu vnějším startovacím vetupem 2.1 prvního součtového členu 2, prvním vetupem 10.1 e druhým vstupem 10.2 druhého blokovacího součtového členu 10, vnějším odatavovacím vetupem 11.1 druhého součtového členu 11, vnějším zábrano vým vstupem C,1 a vnějším uvolňovacím vetupem C.4 výstupního zábranového členu C a vnějším blokovacím vstupem D,1 výstupního blokovacího členu 0. Signály na optickou indikaci jaou vyvedeny prvním vnějším signalizačním výstupem 7.2 prvního signalizačního členu 7 a druhým vnějším signalizačním výstupem 17.8 druhého signalizačního členu 17. Prvním vnějším krokovaclm vetupem 8.1 prvního zábranového členu 8 jsou přivedeny eignély ve formě logického součtu ze všech krokovaclch jednotek najižděci čáeti a druhým vnějším krokovaclm

198 386 vstupem 18.1 jeou přiváděny signály ve formě logického součtu ze všech krokovacich jednotek odetavovacl části nezakresleného krokovaclho bloku. Prvním vnějším přeskokovým vstupem

2,2 prvního součtového členu 2 pro automatická spouštění startovací sekce A operačního bloku a druhým vnějším přeskokovým vstupem 16.1 druhého blokovacího členu 16 je přiváděn signál ne uvolněni odetatovaci sekce B operačního bloku. Signál cílového stavu najeto je přiveden prvním vnějším cílovým vstupem 7.3 prvního signalizačního členu 7 a signál cílového stavu odstaveno je přiveden vnějším cílovým vstupem 17.3 druhého signalizačního členu 17. Prvním vnějším ovládacím výstupem 6.2 prvního zesilovače 6 je vyveden signál pro uvolnění najižděci čáeti krokovaclho bloku a druhým vnějším ovládacím výstupem 15.2 druhého zesilovače 15 Je vyveden signál pro uvolněni činnosti odetavovacl části krokovaclho bloku.'Signály na prvním vnějším vyhledávacím výstupu 3.3 prvního paměťového členu 3 a na druhém vnějším vyhledávacím výstupu 12^3 druhého paměťového členu 12 ja podmiňována činnost vyhledávacího bloku řídicího procesoru. Výstupní blokovací člen O obsahuje bistabilní klopný obvod, který lze ručně překlápět vnějším blokovacím vstupem D^l. Bistabilní obvod je v zablokované poloze trvale přidržován prvním vstupem D.2 a druhým vstupem D.3. V zablokovaném atavu je výstupem D.4 vysílán signál na třetí vatup 4.3 prvního výběrového členu 4 a na třetí vstup 13,3 druhého výběrového členu 13. V odblokovaném stavu je signál na výstupu D.6 a uvolňuje povelovou účinnost krokovaclho bloku řídicího procesoru. Po neaktivování prvního paměťového členu 3 je uveden do činnosti první signalizační člen 7, kterým je až do stavu najato indikována najižděci činnost operačního bloku. Současně je přee první blokovací člen 9 zablokován výstupní blokovací člen D a neaktivován výstupní zébranový člen C. Tlm ee objeví signály na druhém vstupu 4J2 a třetím vstupu 4^3 prvního výběrového členu 4 a dojde k naaktivování prvního výstupního paměťového členu 5 a prvním vnějším ovládacím výstupem 6,2 je uvolněna najižděci čáet krokovaclho bloku. Funkce odetavovací sekce B je obdobná s tim, že třetím vstupem 10^3 je zajišťována její priorita a druhým blokovacím členem 16 jeou blokovány vstupní obvody druhého výběrového členu 13 a druhého blokovacího členu 19.

Možnost použiti operačního bloku je u všech binárních automatik většího rozsahu, kde je nutno zajistit bezpečný přechod z ručního ovládáni na automatický provoz zařízeni se zabezpečením spolehlivé funkce zařízení. Operační blok umožňuje tento bezpečný přechod 1 v případě omezené funkce automatiky při zvětšeném podílu ručního ovládání.

Claims (1)

1. Operační blok, zejména pro čídici procesory, sestávající ze startovací sekce, odstavovaci sekce, výstupního zábranováho členu a výstupního blokovacího členu, přičemž startovací sekce obsahuje první blokovací součtový člen, první součtový člen, první paašťový člen, první výběrový člen, první výstupní paměťový člen, první zesilovač, první signalizační člen, první zábranový člen a první blokovací člen, odetavovacl sekce obsahuje druhý blokovací součtový člen, druhý součtový člen, druhý paměťový člen, druhý výběrový člen, druhý výstupní paměťový člen, druhý zesilovač, druhý blokovací člen, druhý signalizační člen.

   198 388 druhý zábranový člen a druhý blokovací člen, vyznačený tlm, že první vnější vypínací vstup (1,1) prvního blokovacího součtového členu (1) je spojen e druhým vstupem (10.1) druhého blokovacího součtového členu (10), vstup (1.2) prvního blokovacího součtového členu (1) je spojen s vnějším odetavovacim vstupem (11.1) druhého součtového členu (11), vnější startovací vstup (2.1) prvního součtového členu (2) je spojen e druhým vetupem (10.2) druhého blokovacího součtového členu (10), první výetup (3.4) prvního paměťového členu (3) je epojen e prvním vetupem (18.2) druhého zábranového členu (18), první vatup (8.2) prvního zábranového členu ;(8) Je nepojen na první výetup (12.4) druhého paměťového členu (12), druhý vstup (4.2) prvního výběrového členu (4) je epojen e druhým vetupem (13.2) druhého výběrového členu (13) a e výstupem (C.5) výstupního zábranového členu (C), třetí vstup (4.3) prvního výběrového členu (4) je epojen ee třetím vetupem (13.3) druhého výběrového členu (13) a e výstupem (D.4) výstupního blokovacího členu (D), výetup (9.4) prvního blokovacího členu (9) je epojen s druhým vetupem (C.3) výstupního zábranového členu (C) a a druhým vetupem (0.3) výstupního blokovacího členu (0), výetup (19.4) druhého blokovacího členu (19) je spojen e prvním vetupem (C.2) výstupního zábranového členu (C) a s prvním vstupem (0.2) výstupního blokovacího členu (D), na první výetup (1.3) prvního blokovacího součtového členu (1) je napojen třetí vetup (8.4) prvního zábranového členu (8), na druhý výetup (1.4) prvního blokovacího součtového členu (1) je napojen první vetup (3.1) prvního paměťového členu (3), na jehož třetí výetup {3.6) je napojen první vstup (4.1) prvního výběrového členu (4), ne první výetup (2.3) prvního součtového členu (2) jsou napojeny pátý vetup (4.5) prvního výběrového členu (4) a třetí vstup (9.3) prvního blokovacího členu (9), na druhý výetup ¢.4) prvního součtového členu (2) jsou napojeny druhý vetup (3.2) prvního paměťového členu (3), čtvrtý vetup (4.4) prvního výběrového členu (4), druhý vetup (8.3) prvního zábranového členu (8) a první vatup (9.1) prvního blokovacího členu (9), na druhý výstup (3.5) prvního paměťového členu (3) je napojen vetup (7.1) prvního signalizačního členu (7), na výetup (4.6) prvního výběrového členu (4) je napojen první vatup (5.1) prvního výstupního paměťového členu (5), na jehož druhý vatup (5.2) je napojen výstup (8.5) prvního zébranového členu (8), a na Jehož výstup (5.3) jsou napojeny vatup (6.1) prvního zesilovače (6) a druhý vstup (9.2) prvního blokovacího členu (9), na první výstup (10.4) druhého blokovacího součtového členu (10) je napojen třetí vatup (18.4) druhého zébranového členu (18), na druhý výetup (10.5) druhého blokovacího součtového členu (10) je napojen první vetup (12.1) druhého paměťového členu (12), na jehož druhý výetup (12.5) je napojen vetup (17.1) druhého signalizačního členu (17), a na Jehož třetí výetup (12.6) je napojen první vetup (13.1) druhého výběrového členu (13), na první výstup (11.3) druhého součtového členu (11) je napojen vetup (16.2) druhého blokovacího členu (16), na jev hož výstup (16.3) jeou napojeny pátý vetup (13.5) druhého výběrového členu (13) a třetí vetup (19.3) druhého blokovacího členu (19), na druhý výstup (11.4) druhého součtového členu (11) jeou napojeny třetí vetup (10.3) druhého blokovacího součtového členu (10), druhý vetup (12.2) druhého paměťového členu (12), čtvrtý vatup (13.4) druhého výběrového členu (13), drufcý vetup (18.3) druhého zábranového členu (18) a první vatup (19.1) druhého

   198 388 blokovacího členu (19), na výstup (13.6) druhého výběrového členy (13) je napojen první vstup (14.1) druhého výstupního paměťového členu (14), na jehož druhý vstup (14j2) je napojen výstup (18.6) druhého zébranového členu (18), a na jehož výstup (14.3) jsou napojeny vstup (15.1) druhého zesilovače (15) a druhý vstup (19.2) druhého blokovacího členu (19).