CS197819B1

CS197819B1 - Connection for evaluation of the signal from the incremental position scanner

Info

Publication number: CS197819B1
Application number: CS172978A
Authority: CS
Inventors: Alexandr Kapralek; Jan Kondr
Original assignee: Alexandr Kapralek; Jan Kondr
Priority date: 1978-03-20
Filing date: 1978-03-20
Publication date: 1980-05-30

Description

Vynález se týká zapojení obvodu pro vyhodnocování signálu z inkrementálního snímače polohy u řídicích systémů strojů, zejména obráběcích.The invention relates to a circuit for evaluating a signal from an incremental encoder in machine control systems, in particular machine tools.

Jedním z velmi často používaných způsobů odměřování polohy je odměřování pomocí inkrementálního snímače polohy, a to lineárního nebo rotačního. Dosud používané způsoby vyhodnocování signálu vyžadují použití velkého počtu součástek.One of the most frequently used methods of position measurement is incremental encoder measurement, either linear or rotary. The signal evaluation methods used so far require the use of a large number of components.

Mnohé z této nevýhody odstraňuje zapojení podle vynálezu, jehož podstata spočívá v tom, že první výstup inkrementálního snímače je propojen s prvním vstupem prvního posuvného registru, druhý výstup inkrementálního snímače je propojen s prvním vstupem druhého posuvného registru, první výstup prvního posuvného registru je spojen s prvními vstupy prvního, druhého a třetího hradla nonekvivalence, druhý výstup je propojen s druhým vstupem prvního hradla nonekvivalence, první výstup druhého posuvného registru je připojen na druhý vstup druhého hradla nonekvivalence, druný výstup druhého posuvného registru je připojen na druhý vstup třetího hradla nonekvivalence, jehož výstup je zapojen na třetí vstup dekodéru, výstup prvního hradla nonekvivalence je připojen na první vstup dekodéru, na jehož druhý vstup je zapojen výstup druhého hradla nonekvivalence, první a druhý výstup dekodéru je spojen s prvním a druhým vstupem bloku logického součtu A, jehož výstup je propojen s kladným vstupem bloku odměřování polohy, třetí a čtvrtý výstup dekodéru je spojen s prvmím a druhým vstupem bloku logického součtu B, jehož vý197 819Many of this disadvantage is overcome by the circuit according to the invention, wherein the first incremental encoder output is coupled to the first input of the first shift register, the second incremental encoder output is coupled to the first input of the second shift register, the first output of the first shift register is coupled to the first inputs of the first, second, and third non-equivalence gates, the second output is connected to the second input of the first non-equivalence gate, the first output of the second shift register is connected to the second input of the second non-equivalence gate; the output is connected to the third input of the decoder, the output of the first non-equivalence gate is connected to the first input of the decoder, the second input is connected to the output of the second non-equivalence gate, the first and second decoder outputs are connected to the first and second inputs A-block whose output is connected to the positive input of the position encoder block, the third and fourth decoder outputs are connected to the first and second inputs of the B-block, whose output is 197 819

197 819 stup je propojen se záporným vstupem bloku odměřování polohy, časový výstup bloku odměřování polohy je propojen a čtvrtým vstupem dekodéru a zároveň s hodinovými vstupy posuvných registrů.The 197,819 degree is coupled to the negative input of the position encoder block, the time output of the encoder block is coupled to the fourth input of the decoder, and simultaneously to the clock inputs of the shift registers.

Výhodou zapojení podle vynálezu je snížení počtu součástek potřebných pro vyhodnocení signálu z inkrementálního snímače polohy.The advantage of the circuitry according to the invention is to reduce the number of components needed to evaluate the signal from the incremental encoder.

Příklad zapojení podle vynálezu je znázorněn na výkrese, který představuje blokové schéma zapojení.An example of a circuit according to the invention is shown in the drawing, which is a block diagram of the circuit.

První výstup inkrementálního snímače 1, je propojen s prvním vstupem prvního posuvného registru £, druhý výstup inkrementálního snímače 1 je propojen s prvním vstupem druhého posuvného registru £, první výstup prvního posuvného registru 2 je spojen s prvními vstupy prvního, druhého a třetího hradla £, £, £ nonekvivalence, druhý výstup je propojen s druhým vstupem prvního hradla £ nonekvivalence, první výstup druhého posuvného registru £ je připojen na druhý vstup druhého hradla £ nonekvivalence, druhý výstup druhého posuvného registru £ je připojen na druhý vstup třetího hradla £ nonekvivalence, jehož výstup je zapojen na třetí vstup dekodéru £, výstup prvního hradla £ nenekvivalence je připojen na první vstup dekodéru 7, na jehož druhý vstup je zapojen výstup druhého hradla £ nonekvivalence, první a druhý výstup dekodéru £ je spojen s prvním a druhým vstupem bloku (9) logického součtu B, jehož výstup je propojen se záporným vstupem bloku 10 odměřování polohy, časový výstup bloku 10 odměřování polohy je propojen s čtvrtým vstupem dekodéru £ ^a zároveň s hodinovými vstupy posuvných registrů 2,2.The first output of the incremental encoder 1 is coupled to the first input of the first shift register 6, the second output of the incremental encoder 1 is coupled to the first input of the second shift register 6, the first output of the first shift register 2 is coupled to the first inputs of the first, second and third gates. £, £ non-equivalence, the second output is coupled to the second input of the first non-equivalence gate, the first output of the second shift register £ is connected to the second input of the second non-equivalence gate, the second output of the second shift register £ is connected to the second input of the third nonequivalence gate. the output is connected to the third input of the decoder £, the output of the first non-equivalence gate £ is connected to the first input of the decoder 7, to the second input of which the output of the second non-equivalence gate is connected. ) of logical sum B, whose output j e, the timing output of the position measuring block 10 is coupled to the fourth input of the decoder 6 ^and the clock inputs of the shift registers 2.2.

Výstupy inkrementálního snímače 1, kterým je například rotační fotoelektrický snímač, představují dva signály fázově posunuté o 90°, První signál je veden na vstup prvního posuvného registru 2, druhý signál je veden na vstup druhého posuvného registru £, přičemž každý z těchto posuvných registrů je složen ze dvou ktopných obvodů, jejichž hodinová frekvence musí být o řád vyšěí než maximální frekvence vstupních signálů. Frekvence vstupních signálů je dána ryohlostí otáčení rotačního snímače. Z celkového ' stavu obou.posuvných registrů 2, £ lze odvodit jak smysl otáčení rotačního snímače, tak i jednotlivé impulsy odpovídající inkrementu odměřování polohy. Toto odvození je realizováno dekodérem £, např. běžného typu BCD -4· 1 z 10 MH 7442, na jehož vstupy se přivádí stav tří klopných obvodů posuvných registrů 2, £_t a to buň přímo nebo negované podle stavu čtvrtého klopného obvodu. Toto přepínání se ralizuje trojicí hradel £, £_t £ nonekvivalence, například typu 7486. Na čtvrtý vstup dekodéru £, fungující jako blokovací vstup, je přivedena časovači frekvenoe od bloku 10 odměřování polohy, která je zároveň přivedena na hodinové vstupy posuvných registrů 2, £, Tento signál zamezí vzniku dekódovacích špiček na výstupech dekodéru £. První dva výstupy dekodéru £ jsou logicky sečteny blokem 8 logického součtu A, druhé dva výstupy pro opačný smysl otáčení jsou logicky sečteny blokem £ logického součtu B. Výsledkem jsou impulsy na výstupech bloků 8, £ logického součtu A resp. B, které o (povídají každé hraně výstupních signálů rotačního snímače. Každý z výstupů bloků 8, £ logického součtu A resp. B odpovídá jednomuThe outputs of an incremental encoder 1, such as a rotary photoelectric sensor, represent two signals phase shifted by 90 °. The first signal is applied to the input of the first shift register 2, the second signal is applied to the input of the second shift register 6, each of these shift registers. It consists of two heating circuits whose clock frequency must be one order higher than the maximum frequency of the input signals. The frequency of the input signals is determined by the rotational speed of the rotary encoder. Both the sense of rotation of the rotary encoder and the individual pulses corresponding to the position encoder increment can be derived from the overall state of the two shift registers 2, 6. This derivation is realized by a decoder 6, e.g. of the conventional type BCD -4 · 1 of 10 MH 7442, to whose inputs the state of the three flip-flops 2, 6 _t is applied, either directly or negated to the state of the fourth flip-flop. This switching is ralizuje triad £ gates, EXCLUSIVE-OR £ _t £, for example of the 7486th to the fourth input of the decoder £ functioning as a blocking input, is supplied from the timing frekvenoe position measuring block 10 which is also fed to the clock inputs of the shift registers 2, £ This signal prevents the occurrence of decoding peaks at the outputs of the decoder 6. The first two outputs of the decoder 6 are logically summed by the block 8 of the logical sum A, the second two outputs for the opposite sense of rotation are logically added by the block 8 of the logical sum B and the resultant pulses. Each of the outputs of the blocks 8, 8 of the logical sum A or B corresponds to one of the outputs of the rotary encoder.

197 819 smyslu otáčení. Impulsy získané popsaným způsobem je možno přímo zavést na vstup bloku 10 odměřování polohy, který může být tvořen například reversibilním čítačem.197 819 sense of rotation. The pulses obtained in the manner described can be directly applied to the input of the position measuring block 10, which can be formed, for example, by a reversible counter.

Předmět vynálezu lze použít zejména u řídicích systémů obráběcích strojů.The present invention is particularly applicable to machine tool control systems.

Claims

Circuit for evaluating a signal from an incremental encoder, characterized in that the first output of the incremental encoder (1) is coupled to the first input of the first shift register (2), the second output of the incremental encoder (1) is coupled to the first input of the second shift register (3) , the first output of the first shift register (2) is coupled to the first inputs of the first, second, and third non-equivalence gates (4, 5, 6), the second output is coupled to the second input of the first shift gate (4), the first output of the second shift register (3) ) is connected to the second input of the second non-equivalence gate (5), the second output of the second shift register (3) is connected to the second input of the third non-equivalence gate (6) whose output is connected to the third input of the decoder (7); ) the non-equivalence is connected to the first input of the decoder (7), the second input of which is connected to the output of the second non-equivalence gate (5), the first and the second output of the decoder (7) is connected to the first and second input of the block (8) of the logical sum A is output .jehož-V ^'Jf.

associated with the positive input of the position encoder block (10), third and fourth The output of the decoder (7) is connected to the first and second inputs of the block (9) of the logical sum B whose output is connected to the negative input of the position encoder block (10). The position measuring block (10) is connected to the fourth input of the decoder (7) and the clock inputs of the shift registers (2, 3).