CS197740B1 - Vstupní obvod - Google Patents

Description

(54) Vstupní obvod

Vynález se týká vstupního obvodu pro přizpůsobení úrovně přenášeného signálu parametrům navazujících obvodů.

Při přenosu číslicových dat na větší vzdálenosti vznikají obtíže s rušením přenášeného signálu, zvláště při průmyslovém nasazení. Přenos signálů na úrovni tansistorově vázaných logických obvodů, tzn. TTL obvodů, je nevhodný vzhledem k malé odolnosti těchto obvodů proti rušení. Proto se přenos provádí se zvýšenou úrovní signálů, a pro vlastní zpracování v následných transistorově vázaných logických obvodech se předřazuje vstupní obvod, obvykle transistor ve funkci spínače který má za účel přizpůsobení logické úrovně přenosu na úroveň transistorově vázaných logických obvodů. Statická odolnost zařízení proti rušení se tím zvyšuje a je dána odolností vstupního obvodu. Dynamická odolnost proti krátkým, amplitudově vysokým rušivým impulsům, se obvykle zvyšuje vstupním obvodem integračního charakteru. Prakticky se to provádí pasivními nebo aktivními filtry, jako jsou předřazený RC obvod nebo zpětnovazební kondenzátor. Tyto filtry však způsobují pouze zeslabení rušivého signálu. Je-li amplituda nebo střída rušení vysoká, i takto zeslabená úroveň rušivého signálu přesáhne mez odolnosti vstupního obvodu a rušivý signál se dostane do TTL obvodů.

Uvedený nedostatek je odstraněn vstupním obvodem podle vynálezu, jehož podstatou jsou dvě hradla NAND, z nichž první hradlo NAND má na diodový vstup připojen prní ochranný odpor a výstup připojen přes druhý ochranný odpor na diodový vstup druhého hradla NAND, přičemž přímý vstup prvního hradla NAND je uzemněn pres první zpožďovací kondensátor a přímý vstup druhého hradla NAND je uzemněn přes druhý zpožďovací kondensátor.

Realizace vstupního obvodu podle vynálezu je založena na diodově vázaných logických obvodech označovaných jako obvody DTL, jakým je obvod provádějící negaci logického součinu, neboli hradlo NAND. Výsledný obvod si zachovává statickou odolnost dosud používaných vstupních obvodů avšak dynamicky je odolný proti všem kladným i záporným rušivým impulsům jejichž doba trvání nepřesáhne zvolenou mez a to bez ohledu na jejich amplitudu a střídu.

Příklady provedení vstupního obvodu podle vynálezu jsou uvedeny na přiložených výkresech, na nichž na obr. 1 je zapojení jednoho hradla NAND složeného z diskrétních prvků, na obr. 2 je vstupní obvod složený z integrovaných hradel a na obr. 3 jsou znázorněny průběhy vstupních a výstupních signálů.

Hradlo NAND složené z diskrétních prvků je tvořeno transistorem T s básí uzemněnou přes první odpor r 1, s přímo uzemněným emitorem a s kolektorem připojeným přes druhý odpor r2 na svorku kladného napájecího napětí Uk tvořící napájecí vstup I hradla. Přímý vstup 2 hradla je přeš Zenerovu diodu Z připojen na basi transistoru T, a přes třetí odpor r3 o velikosti Ř₃ spojen s napájecím vstupem 1 hradla. Diodový vstup 3 hradla je přes diodu D připojen k Zenerově diodě Z. Výstup 4 hradla je vyveden z kolektoru transistoru T. Mezi přímý vstup 2 a zem je zapojen zpoždovací kondensátor 6 o hodnotě Cj a v sérii s diodovým vstupem 3, je zapojen ochranný odpor 7 o velikosti R₇. Je-li na diodovém vstupu 3 signál o úrovni logické nuly je na přímém vstupu potenciál daný napájecím napětím U, třetím odporem r3, a diodou D s ochranným odporem 7. Protože ochranný odpor 7 je mnohem menší než třetí odpor r3 je tento potenciál velmi malý a Zenerova dioda Z i transistor T jsou uzavřeny a na výstupu 4 hradla je signál 0 úrovni logické jedničky. Po příchodu signálu o úrovni logické jedničky na diodový vstup 3, se dioda D uzavírá a přes třetí odpor r3 se nabízí zpoždovací kondensátor 6. Je-li vstupní impuls dostatečně dlouhý, pak napětí na přímém vstupu 2 přestoupí prahové napětí Zenerovy diody Z a transistor T se otevře a na výstupu 4 se objeví signál o úrovni logické nuly. Doba zpoždění t_z průchodu čela impulsu je dána časovou konstantou R₃C₆ a platí, že t₂ = 0,7 R₃ . Ce

Je-li vstupní impuls krátký, nestačí se dioda D a transistor T otevřít a zpoždovací kondenzátor se rychle vybije přes diodu D a ochranný odpor 7. Velikost R7 ochranného odporu 7 vzhledem k velikosti R₃ odporu r3 je zanedbatelná a proto je doba vybití ochranného kondenzátoru θ a tím doba přípravy k dalšímu odměřování délky vstupního impulsu též zanedbatelná. Impuls kratší než doba zpoždění t_z tedy na výstup neprojde. Zapojením dvou takto uspořádaných hradel do série obdržíme obvod odolný proti dynamickému rušení kladnými i zápornými impulsy, nezávisle na amplitudě rušivého signálu, jehož délka je kratší než doba zpoždění t_z. Místo hradel sestavených z diskrétních prvků je vhodné použív integrovaných hybridních hradel. Takový vstupní obvod obsahuje dvě hradla NAND 10, 20. První hradlo NAND 10 má přímý vstup 12 uzemněný přes první zpoždovací kondenzátor 16 a na jeho diodový vstup 13 je připojen první ochranný odpor 17. Výstup 14 prvního hradla NAND 10 je přes druhý ochranný odpor 27 připojen na diodový vstup 23 druhého hradla NAND 20. Přímý vstup 22 druhého hradla NAND 20 je uzemněn přes druhý zpoždovací kondenzátor 26. Napájecí vstup 11 prvního hradla NAND 10 i napájecí vstup 21 druhého hradla NAND 20 jsou připojeny na svorku kladného napětí Ur. Mezi výstupem 24 druhého hradla NAND 20 a zemí je zařazen dělicí odpor 8. Uzemňovací vstup 15 prvního hradla NAND 10 a uzemňovací vstup 25 druhého hradla NAND. 20 jsou připojeny na svorku nulového potenciálu. Doba zpoždění t_z 10 čela impulsu při průchodu prvním hradlem NAND 10 je dána vztahem tzio = 0,7 . R3 . Cie kde R₃ je hodnota třetího odporu tohoto hradla a Cie je hodnota prvního zpožďovacího kondensátoru 16. Obdobně pro dobu zpoždění t_Z2o čela impulsu při průchodu druhým hradlem NAND 20 platí tz20 = 0,7 . R₃ . C₂6 kde R₃ je hodnota odporu třetího odporu hradla a C₂₆ je hodnota druhého zpožďovacího kondensátoru 26. Pro správnou funkci předmětného vstupního obvodu musí zpoždovací doba tzio prvního hradla NAND 10 splňovat podmínku tpor < t_zio < timp j kde tpor je maximální délka poruchového impulsu a timp je minimální délka zpracovávaného impulsu. Přitom mezi hodnotou Cie prvního zpožďovacího kondensátoru 16 a hodnotou C₂₆ druhého zpožďovacího kondensátoru 26 musí platit . Cl6 < C₂6.

Funkce vstupního obvodu je nezávislá na vnitřním detailním uspořádání hradel, je možno použít jak integrované hradlo, tak i diodově vázané logické obvody z diskrétních prvků. Použije-li se jako kolektorového napětí transistoru druhého hradla NAND 20 napájecí napětí rovné napájecímu napětí následných tranzistorově vázaných logických obvodů, neni třeba zařadit dělicí odpor 8.

Doba zpoždění ěela impulsu při průchodu prvním hradlem NAND 10 je v obr. 3 označena τ_ζι, druhým hradlem NAND 20 je opatřena t_z2.

Claims (4)

1. PREDMET VYNALEZU

   1. Vstupní obvod pro přizpůsobení úrovně přenášeného signálu parametrů navazujících obvodů, vyznačující se tím, že obsahuje dvě hradla NÁND (10, 20), z nichž první hradlo NAND (10) má na diodový vstup (13) připojen první ochranný odpor (17) a výstup (14) připojen pres druhý ochranný odpor (27) na diodový vstup (23) druhého hradla NAND (20), přičemž přímý vstup (12) prvního hradla NAND (10) je uzemněn přes první zpožďovací kondensátor (16) a přímý vstup (22) druhého hradla NAND (20) je uzemněn pres druhý zpožďovací kondensátor (26).
2. 2. Vstupní obvod podle bodu 1, vyznačující se tím, že pro parametry prvního zpožďovacího kondenzátoru (16) a třetího odporu (r3) prvního hradla NAND (10) platí

   0,7 . R3 .Cis -- tzio, kde H₃ je hodnota třetího odporu prvního hradla NAND (10) a Ci₆ je hodnota prvního zpožďovacího kondensátoru (16) a t₂io je doba zpoždění čela impulzu v prvním hradle

   NAND (10) pro niž platí tpor < tzio < timp, kde tpor de délka poruchového impulsu a ti_mp je minimální délka zpracovávaného impulsu.
3. 3. Vstupní obvod podle bodů 1 a 2, vyznačující se tím, že mezi parametry prvního zpožďovacího kondensátoru (16) a druhého zpožďovacího kondensátoru (26) platí vztah'

   2Cie <C C26
4. 4. Vstupní obvod podle bodu 1 až 3, vyznačující se tím, že výstup obvodu je uzemněn přes dělicí odpor (8).