CS196718B1 - Řídící elektronika vnějšího paměťového stupně ve víceúrovňovém paměťovém systému - Google Patents

Řídící elektronika vnějšího paměťového stupně ve víceúrovňovém paměťovém systému Download PDF

Info

Publication number
CS196718B1
CS196718B1 CS289477A CS289477A CS196718B1 CS 196718 B1 CS196718 B1 CS 196718B1 CS 289477 A CS289477 A CS 289477A CS 289477 A CS289477 A CS 289477A CS 196718 B1 CS196718 B1 CS 196718B1
Authority
CS
Czechoslovakia
Prior art keywords
input
page
page address
address register
request
Prior art date
Application number
CS289477A
Other languages
English (en)
Inventor
Pavel Kubin
Original Assignee
Pavel Kubin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pavel Kubin filed Critical Pavel Kubin
Priority to CS289477A priority Critical patent/CS196718B1/cs
Priority to DD20509878A priority patent/DD136435A1/xx
Priority to SU782613450A priority patent/SU1123055A1/ru
Publication of CS196718B1 publication Critical patent/CS196718B1/cs
Priority to SU802613450A priority patent/SU1198526A1/ru

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Description

Vynález se týká řídící elektroniky vnějšího paměťového stupně ve víceúrovňovém paměťovém systému provádějící autonomně výběr požadavku na přenos, resp. úklid stránky z výstupní fronty takovýchto požadavků.
Přenos stránek mezi vnitřním a vnějším paměťovým stupněm ve víceúrovňovém paměťovém systému je u dosud známých systémů řešen výhradně prostředky centráln' jednotky výpočetního systému. To znamená, že vzniklé požadavky na přenos nové stránky z vnějšího paměťového stupně do vnitřního paměťového stupně nebo požadavky na úklid stránky vyřazované z vnitřního paměťového stupně do vnějšího paměťového stupně jsou prostředky centrální jednotky výpočetního systému, nejčastěji prostřednictvím rezidentní části operačního systému, pamatovány, řazeny do fronty a v okamžicích, kdy je vnější paměťový stupeň schopen spolupráce s centrální jednotkou jednotlivě z této fronty vybírány a předávány k výkonu do vnějšího paměťového stupně víceúrovňového paměťového systému.
Nevýhodou tohoto řešení je jednak nutná a v případech takových disciplin výběru požadavku z fronty, které optimalizují činnost vnějšího paměťového stupně, i nezanedbatelná doba, spotřebovaná neproduktivní činností centrální jednotky počítače při výběru požadavku, jednak i nemožnost aplikace skutečně efektivních metod výběru požadavku z fronty, vzhledem! k nedostupnosti informací o okamžitém stavu jak paměťového média, tak i vlastního paměťového zařízení, tvořícího vnější paměťový stupeň víceúrovňového paměťového systému. Tyto nevýhody lze odstranit různými způsoby.
V daném případě tyto nevýhody podle vynálezu odstraňuje řídicí elektronika vnějšího paměťového stupně ve víceúrovňovém paměťovém systému provádějící autonomně výběr požadavků na přenos, resp. na úklid vyřazované stránky ze vstupní fronty takovýchto požadavků, obsahující obvody výběru požadavku ze vstupní fronty požadavků na přenos nových stránek do vnitřního paměťového stupně a na úklid stránek vyřazovaných z vnitřního paměťového stupně ve víceúrovňovém paměťovém systému, jejíž podstata spočívá v tom, že obvody výběru požadavků sestávají ze srovnávacího a vyhodnocovacího obvodu, z registru adresy vybrané stránky, z registru adresy uklízené stránky a ze součinového obvodu, přičemž první skupina vstupních signálů adresy stránky volané vstupním požadavkem je připojena na první skupinu vstupů srovnávacího a vyhodnocovacího obvodu a současně na skupinu vstupů registru adresy vybrané stránky a současně na skupinu vstupů registru adresy uklízené stránky a dále tím, že výstup srovnávacího a vyhodnocovacího obvodu je připojen na první vstup součinového obvodu, na jehož druhý vstup je připojen na vkládací vstup registru adresy vybrané stránky a dále tím, že čtvrtý vstupní signál typu požadavku úklid je připojen na vkládací vstup registru adresy uklízené stránky je připojena na výstupu registru adresy uklízené stránky a současně na druhou skupinu vstupů srovnávacího a vyhodnocovacího obvodu a tím, že druhá skupina výstupních signálů adresy nově přenášené stránky je připojena na výstupy registru adresy vybrané stránky.
Tím, že funkce výběru požadavku na přenos, resp. úklid stránky je převedena z centrální jednotky, u níž má doba neproduktivní činnost určující vliv na výkonnost a efektivitu celého výpočetního systému, na řídicí elektroniku vnějšího pamětového stupně ve víceúrovňovém paměťovém systému, je možno dosáhnout jednak vyšší celkové účinnosti výpočetního systému, jednak možností aplikace komplexnějších algoritmů optimalizujících činnost vnějšího paměťového stupně zvýšit výkonnost celého výpočetního systému, zvláště pak v režimu činnosti v reálném čase.
Na připojeném výkrese je schematicky znázorněno řešení obvodů výběru požadavku z fronty vstupních požadavků, na němž jsou znázorněny tyto obvody výběru požadavku ze vstupní fronty požadavků, které jsou součástí řídicí elektroniky vnějšího paměťového stupně.
Obvody výběru požadavku sestávají ze srovnávacího a vyhodnocovacího obvodu 1, z registru 2 adresy vybrané stránky, z regustru 3 adresy uklizené stránky a ze součinového obvodu 4, přičemž první skupina 101 až 10 N vstupních signálů adresy stránky volané vstupním požadavkem je připojena na první skupinu vstupů 11 až 11N srovnávacího a vyhodnocovacího obvodu 1 a současně na skupinu vstupů 221 až 22N registru 2 adresy vybraně stránky a současně na skupinu vstupů 321 až 32N registru 3 adresy uklízené stránky a dále tím, že výstup 130 srovnávacího a vyhodnocovacího obvodu 1 je připojen na první vstup 410 součinového obvodu 4, na jehož druhý vstup 420 je připojen třetí vstupní signál 40 typu požadavku přenos nové stránky a tím, že výstup 430 tohoto součinového obvodu 4 je připojen na vkládací vstup 210 registru 2 adresy vybrané stránky a dále tím·, že čtvrtý vstupní signál 30 typu požadavku úklid je připojen na vkládací vstup 310 registru 3 adresy uklízené stránky je připojena na výstupy 331 až 33N registru 3 adresy uklízené stránky a současně na druhou skupinu 121 až 12N vstupů srovnávacího a vyhodnocovacího obvodu 1, že druhá skupina výstupních signálů 601 až 60N adresy nově přenášené stránky je připojena na výstupy 231 až 23N registru 2 adresy vybrané stránRyŘídící elektronika vnějšího paměťového stupně pracuje takto:
V okamžiku, kdy je vnější paměťový systém ve víceúrovňovém paměťovém systému schopen vykonat požadavek na úklid stránky vyřazované, resp. přenos nové stránky do vnitřního poměťového stupně, je generován jeden požadavek na úklid vyřazované stránky. Adresa této stránky je přivedena první skupinou vstupních signálů 101 až 10N na vstupy 321 až 32N registru 3 adresy uklízené stránky, současně je čtvrtým vstupním signálem 30 typu požadavku přivedeným na vkládací vstup 310 registru 3 adresy uklízené stránky vložena do tohoto registru 3 adresy uklízené stránky adresa stránky, jež má být uklizena na paměťové médium vnějšího paměťového stupně. Potom jsou adresy stránek volaných jednotlivými požadavky fronty vstupních požadavků na přenos nové stránky postupně přiváděny první skupinou vstupních signálů 101 až 10N jednak na vstupy 221 až 22N registru 2 adresy vybrané stránky, jednak na první skupinu vstupů 111 až 11N srovnávacího a vyhodnocovacího obvodu 1. Na druhou skupinu vstupů 121 až 12N srovnávacího a vyhodnocovacího obvodu 1 je přivedena adresa stránky, jež bude uklizena z výstupů 231 až 23N registru 2 adresy uklízené stránky. Srovnávací a vyhodnocovací obvod 1 provádí porovnání adresy nově přenášené stránky, jež bude uklizena a generuje na výstuppu 130 pouze v tom případě, kdy přenos nové stránky z adresy volané právě porovnávaným požadavkem je, vzhledem k parametrům a stavu paměťového zařízení tvořícího vnější paměťový stupeň, výhodnější, než by byl přenos no. vé stránky z některé z adres volaných libovolným z požadavků porovnávaných před tímto požadavkem v témže cyklu. Tento signál z výstupu 130 srovnávacího a vyhodnocovacího obvodu 1 je přiveden na první vstup 410 součinového obvodu 4, protože s každým vstupním požadavkem na přenos nové stránky je na druhý vstup 420 tohoto součinového obvodu 4 přiveden třetí vstupní signál 40 typu požadavku přenos nové stránky je na výstupu 430 součinového obvodu 4 generován vkládací signál, který tím, že je přiveden na vkládací vstup 210 registru 2 adresy vybrané stárnky, vloží do tohoto registru 2 adresy vybrané stránky adresu nově přenášené stránky, která je současně přivedena první skupinou vstupních signálů 101 až 10N na vstupy 221 až 22N tohoto registru 2 adresy vybrané stránky. Po ukončení cyklu je tedy v registru 3 adresy uklízené stránky uložena adresa stránky, jež má být uložena na médium paměťového stupně a v registru 2 adresy vybrané stránky adresa té stránky, která má být nově přenesena z média vnějšího paměťového stupně do vnitřního paměťového stupně, jejíž přenos je z hlediska parametrů a stavu paměťového zařízení tvořícího vnější paměťový stupeň nejvýhodnější. Řídící elektronika vnějšího paměťového stupně potom zpracuje nejprve požadavek na úklid stránky na adresu pamatovanou v registru 3 adresy uklízené stránky a předávanou z výstupů 331 až 33N tohoto registru 3 adresy uklízené stránky na první skupinu výstupních signálů 5D1 až 50N a potom požadavek na přenos nové stránky z adresy stránky pamatované v registru 2 adresy vybrané stránky a předávané z výstupů 231 až 23N tohoto registru 2 adresy vybrané stránky na druhou skupinu výstupních signálů 601 až 60N.
Vynález lze použít u všech typů velkokapacitních pamětí s nekonstantní dobou dostupu k pamatování informací, v prvé řadě pak pamětí diskových, použitých jako vnější stupeň virtuální paměti. Jiné možné použití Je v autonomních paměťových systémech s vícestupňovým hierarchickým· uspořádáním paměťových zařízení.

Claims (1)

  1. Řídicí elektronika vnějšího paměťového stupně ve víceúrovňovém paměťovém systému, vyznačená tím, že obvody výběru požadavků sestávají ze srovnávacího a vyhodnocovacího obvodu (1), z registru (2) adresy vybrané stránky, z registru (3j adresy uklízené stránky a ze součinového obvodu (4J, přičemž první skupina (101 až ION) vstupních signálů adresy stránky volané vstupním požadavkem je připojena na první skupinu vstupů (111 až 11N) srovnávacího a vyhodnocovacího obvodu (1) a současně na skupinu vstupů (221 až 22N) registru (3) adresy uklízené stránky, přičemž výstup (130) srovnávacího a vyhodnocovacího obvodu (1) je připojen na první vstup (410) součinového obvodu (4), na ]ehož druhý vstup (420) připojen třetí vstupní vynálezu signál (40) typu požadavku přenos nové stránky, výstup (430) součinového obvodu (4) je připojen na vkládací vstup (210) registru (2) adresy vybrané stránky a čtvrtý vstupní signál (30) typu požadavku úklid je připojen na vkládací vstup 310) registru (3) adresy uklízené stránky, zatímco první skupina výstupních signálů (501 až 50N) adresy uklízené stránky je připojena na výstupy (331 až 33N) registru (3) adresy uklízené stránky a současně na druhou skupinu (121 až 12N) vstupů srovnávacího a vyhodnocovacího obvodu (1) a tím současně je druhá skupina výstupních signálů (601 až 60NJ adresy nově přenášené stránky připojena na výstupy (231 až 23N) registru (2J. adresy vybrané stránky.
CS289477A 1977-05-03 1977-05-03 Řídící elektronika vnějšího paměťového stupně ve víceúrovňovém paměťovém systému CS196718B1 (cs)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CS289477A CS196718B1 (cs) 1977-05-03 1977-05-03 Řídící elektronika vnějšího paměťového stupně ve víceúrovňovém paměťovém systému
DD20509878A DD136435A1 (de) 1977-05-03 1978-04-28 Steuerelektronik einer aussenspeicherstufe in einem mehrstufen-speichersystem
SU782613450A SU1123055A1 (ru) 1977-05-03 1978-05-03 Адресный блок дл запоминающего устройства
SU802613450A SU1198526A1 (ru) 1977-05-03 1980-06-18 Устройство дл выбора адреса внешней пам ти

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS289477A CS196718B1 (cs) 1977-05-03 1977-05-03 Řídící elektronika vnějšího paměťového stupně ve víceúrovňovém paměťovém systému

Publications (1)

Publication Number Publication Date
CS196718B1 true CS196718B1 (cs) 1980-04-30

Family

ID=5367383

Family Applications (1)

Application Number Title Priority Date Filing Date
CS289477A CS196718B1 (cs) 1977-05-03 1977-05-03 Řídící elektronika vnějšího paměťového stupně ve víceúrovňovém paměťovém systému

Country Status (3)

Country Link
CS (1) CS196718B1 (cs)
DD (1) DD136435A1 (cs)
SU (2) SU1123055A1 (cs)

Also Published As

Publication number Publication date
SU1198526A1 (ru) 1985-12-15
DD136435A1 (de) 1979-07-04
SU1123055A1 (ru) 1984-11-07

Similar Documents

Publication Publication Date Title
JP4024875B2 (ja) 異なるデータ・レートで動作するネットワーク・ポートに関して、共用メモリへのアクセスを調停する方法および装置
DE3751514T2 (de) Adressieranordnung für RAM-Puffer-Steuereinrichtung.
US6667920B2 (en) Scratchpad memory
EP0993680B1 (en) Method and apparatus in a packet routing switch for controlling access at different data rates to a shared memory
US20140281057A1 (en) Unified message-based communications
EP1675014A1 (en) Data stream processor and information processing apparatus
CN101218570A (zh) 在直接存储器存取任务请求之间进行仲裁的装置和方法
WO1999005604A1 (en) Multi-port internally cached drams
US20100017544A1 (en) Direct memory access controller and data transmitting method of direct memory access channel
US8499106B2 (en) Buffering of a data stream
US20060047754A1 (en) Mailbox interface between processors
US7035956B2 (en) Transmission control circuit, reception control circuit, communications control circuit, and communications control unit
US6941434B2 (en) Self-synchronous FIFO memory device having high access efficiency, and system provided with interface for data transfer using the same
US11561925B2 (en) Tensor partitioning and partition access order
CN117076353B (zh) 描述符的配置方法和描述符的配置装置
US11366783B1 (en) Multi-headed multi-buffer for buffering data for processing
KR100333584B1 (ko) 데이터 전송 시스템
CS196718B1 (cs) Řídící elektronika vnějšího paměťového stupně ve víceúrovňovém paměťovém systému
US7254667B2 (en) Data transfer between an external data source and a memory associated with a data processor
US7350015B2 (en) Data transmission device
US6715021B1 (en) Out-of-band look-ahead arbitration method and/or architecture
CN115114215A (zh) 高速外围组件互连接口装置及其操作方法
CN107832239A (zh) 一种基于ahb总线的传输控制方法及装置
US6219761B1 (en) Load/store assist engine
CS204216B1 (cs) Zapojení řídicí elektroniky vnějšího paměťového stupně ve víceúrovňovém paměťovém systému