CS196047B1

CS196047B1 - Connection of the quantitative analogue-digital convertor

Info

Publication number: CS196047B1
Application number: CS775777A
Authority: CS
Inventors: Karel Horak
Original assignee: Karel Horak
Priority date: 1977-11-24
Filing date: 1977-11-24
Publication date: 1980-02-29

Description

Vynález ee týká zapojení kvantizačního analogově-číslicového převodníku, určěného k vyhodnocení velikosti napětí.The invention relates to the connection of a quantization analog-to-digital converter intended to evaluate the magnitude of a voltage.

Dosavadní známá zapojení analogově číslicových převodníků k vyhodnocování velikosti napětí používají obvykle zapojení, u něhož je na vstupu usměrňovač s filtračním kondenzátorem připojený ke vstupu paralelně pracujících komparátorů spojených s dekódovací logikou. Toto zapojení Je nevýhodné,protože při relativně časově krátkém vyhodnocování měřené veličiny, například automatického měření útlumu v telefonní technice, musí mít filtrační kondenzátor malou kapacitu vzhledem k požadované nízké časové konstantě obvodu. Malá kapacita filtračního kondenzátoru způsobuje nežádoucí velké zvlnění řídicího napětí na vstupech komparátorů tak, že může nastávat nežádoucí ovlivnění dvou nebo i více komparátorů současně. Toto ovlivnění potom na výstupu obvodu dekódované logiky vyvolává nesprávnou informaci a zařízení se stává nespolehlivé.The prior art analog-to-digital converter connections typically use a circuit in which a rectifier with a filter capacitor is connected to the input of parallel operating comparators associated with the decoding logic to evaluate the voltage. This connection is disadvantageous because in a relatively short time evaluation of the measured quantity, for example automatic attenuation measurement in telephone technology, the filter capacitor must have a small capacity due to the required low time constant of the circuit. The low capacitance of the filter capacitor causes undesirable large ripple of the control voltage at the comparator inputs so that two or more comparators can be adversely affected at the same time. This influence then produces incorrect information at the output of the decoded logic circuit and the device becomes unreliable.

Tyto dosavadní nevýhody odstraňuje zapojení kvantizačního analogově-číslicového převodníku, určeného k vyhodnocování velikosti napětí, jehož podstatou je, že vstupní svorka převodníku je spojena přes usměrňovač s prvními vstupy komparátorů, jejichž druhé vstupy jsou spojeny každý zvláěť sa zdrojem referenčního napětí, zatímco jejich výstupy jsou spojeny přes paměťový obvod a obvod dekódovací logiky s výstupními Svorkami, přičemž pa196 047These previous drawbacks are eliminated by the connection of a quantization analog-to-digital converter designed to evaluate the magnitude of the voltage, which is because the input terminal of the converter is connected via a rectifier to the first inputs of comparators, whose second inputs are connected separately to the reference voltage source connected via the memory circuit and the decoding logic circuit to the output terminals, whereby pa196 047

108 047 měťový obvod je ještě spojen se svorkou nulovacího napětí.108 047 the circuit is still connected to the zero voltage terminal.

Předností převodníku podle vynálezu je výhodné využití paměťového obvodu a nevyžaduje zařazení filtračního kondenzátorů na vstupu. Tím se odstranily nežádoucí vlivy zanášené do obvodu filtračním kondenzátorem a komparátory takto spínají v postupném sledu s narůstajícím napětím, přičemž spolehlivý a jednoznačný výsledek je dán logikou, která napětí jednotlivých komparátorů na výstupu vyhodnotí.An advantage of the converter according to the invention is the advantageous use of a memory circuit and does not require the inclusion of filter capacitors at the input. This eliminates the undesirable effects of the filtering capacitor in the circuit and thus compares the comparators in sequence with increasing voltage.

Příkladná zapojení podle vynálezu je znázorněno np výkrese, který představuje blokové schéma zapojení.An exemplary circuit according to the invention is illustrated in the drawing, which is a block diagram of the circuit.

Vstupní svorka £ převodníku j« spojena a usměrňovačem 2. Jeho výstup je paralelně' *> O m *1 9 propojen s prvními vstupy komparátorů J, » 2 > ··«2 · Druhé vstupy komparátorů 2,1,The input terminal 6 of the converter j «is connected to the rectifier 2. Its output is connected in parallel to the first comparator inputs J,» 2> ·· «2 · The second comparator inputs 2,1,

...Jⁿ jsou spojeny, a to každý samostatně se zdrojem 2 referenčního napětí. Výstupy komparátorů 2?, ...J¹¹ jsou spojeny s paměťovým obvodem £, jehož výetupy jsou spojeny přes obvod 2 dekódovací logiky s jednotlivými vstupními svorkami 6^, . ,.6ⁿ. Paměťový obvod £ je opatřen svorkou 8 nulovacího napětí.... J ⁿ are connected, separately to the reference voltage source 2. The outputs of the comparators 2, ..., ¹¹ are connected to a memory circuit 6, whose outlets are coupled via the decoding logic circuit 2 to the individual input terminals 6, 6. .6 ⁿ . The memory circuit 8 is provided with a zero voltage terminal 8.

Zapojení pracuje za provozu takto; Na vstupní svorku £ se přivede analogový signál určený k vyhodnocení. Polarita řídicího napětí je vytříděna usměrňovačem 2 a přichází na vstupy komparátorů J², ...3°· Současně s tím jsou na druhé vstupy komparátorů J²,The wiring works as follows during operation; An analog signal to be evaluated is applied to the input terminal 8. The polarity of the control voltage is sorted by the rectifier 2 and comes at the comparator inputs J ² , ... 3 ° · At the same time the comparator inputs J ² ,

...3ⁿ přiváděna referenční napětí ze zdroje 2 referenčního napětí. Na komparétorech J¹, □ —... 3 ^{n the} reference voltage is supplied from the reference voltage source 2. On comparators J ¹ , □ -

3, ...3 , ^na nichž vyhodnocované napětí převyšuje napětí referenční, dojde k vyvolání změny napětí na výstupních svorkách 6^A, 6 , ...6. Tato napětí jsou přivedena do paměťového obvodu £, v němž se zaznamenávají. Obvod 2 dekódovací logiky vyhodnotí špičkovou hodnotu vyhodnocovaného napětí podle atavu získaného z paměťového obvodu 4. Špičkové hodnota vyhodnocovaného napětí je určena změnou napětí, která byla vyvolaná na posledním z komparátorů 3^, J², ..·3^η· Před každým novým měřením je nutno paměťový obvod £ vynulovat přes svorku 8 nulovacího napětí.3 ... 3, ⁱⁿ which the evaluated voltage exceeds the reference voltage, it will cause a change in the voltage at the output terminals 6 ^A, 6, ... 6th These voltages are applied to the memory circuit 6 in which they are recorded. The decoding logic circuit 2 evaluates the peak value of the evaluated voltage according to the atava obtained from the memory circuit 4. The peak value of the evaluated voltage is determined by the voltage variation that was invoked on the last of comparators 3 ^, J ² , .. · 3 ^η · the memory circuit 8 must be reset via the reset voltage terminal 8.

Zapojení je výhodné zejména k vyhodnocování velikosti napětí v měřicí sdělovací technice při měření provozních parametrů telefonních okruhů. Lze jej však uplatnit i v ostatním odvětví elektroniky.The wiring is particularly useful for evaluating the magnitude of voltage in measuring communication technology when measuring operating parameters of telephone circuits. However, it can also be used in other electronics industries.

Claims

SUBJECT OF THE INVENTION

Connection of a quantization analog-to-digital converter designed especially for evaluation of voltage, characterized in that the input terminal (1) of the converter is connected via a rectifier (2) and the first inputs of comparators (3 ¹ , 3 ² , ... 3 ⁿ ), the inputs are each connected separately to a reference voltage source (7), while their outputs are connected via the memory circuit (4) and the decoding logic circuit (5) to the output terminals T 2 n (6, 6, ... 6), the circuit (4) is still connected to the zero voltage terminal (8).