CN85100896A

CN85100896A - 半导体表面钝化方法

Info

Publication number: CN85100896A
Application number: CN 85100896
Authority: CN
Inventors: 张书绅
Original assignee: Beijing Electron Tube Factory No2
Current assignee: Beijing Electron Tube Factory No2
Priority date: 1985-04-01
Filing date: 1985-04-01
Publication date: 1985-12-20

Abstract

本发明是属于半导体器件制造工艺方法。具体地说，是一种SiN—a-Si:H(氮化硅—非晶硅)的钝化方法。用等离子体CVD淀积的a— Si:H薄膜中含有H(氢)，可填充Si—SiO₂ 界面的悬挂键缺陷，对半导体管芯有钝化作用。其特征是采用SiN—a-Si:H双层结构，SiN 层除具有其本身的作用外，还具备在150℃— 650℃温度范围内防止a—Si:H薄膜中的H逸出之功能。在SiN的掩蔽下对管芯进行适当的热处理，可促使H向Si—SiO₂界面扩散，钝化效果更明显。使用金属—介质复合舟，可有效地防止对管芯的高频损伤，也是本发明的特征之一。

Description

本发明是属于半导体器件的制造工艺方法。具体地说，是一种SiN-a-Si∶H（氮化硅-非晶硅）的钝化方法。

等离子体CVD（等离子体化学汽相淀积）淀积的a-Si∶H薄膜中含有H（氢），其含量因制备工艺条件不同而不同，这种薄膜可以做为半导体钝化膜来提高器件的性能。R.Primig and K.Kempter在Thin Solid Films（1981）5·2，143-150文章中认为钝化机理是a-Si∶H中的H补偿了表面状态。J，Vac.Sci.& Technol，1978.15.2，302-304中介绍了a-Si∶H中的H因热处理而逸出的试验结果，a-Si∶H中的H逃逸由147℃开始，在约760℃温度时H几乎全部跑掉。Minoru Kumeda等在Jap of appl Phys，Vol 19 P4 1980文章中也论述了a-Si∶H薄膜中的H，因热处理温度高于200℃时，造成H逸出，H逸出后，a-Si∶H薄膜形成新的缺陷。两篇文章试验数据虽稍有差别，但结论是相同的。这对器件的可靠性和稳定性是不利的，从而，使a-Si∶H薄膜的钝化效果和使用有一定的局限，到目前为止，尚未得到广泛地应用。

本发明的目的是：为了解决a-Si∶H薄膜中的H在一定的温度下逸出的问题。在等离子体CVD淀积a-Si∶H薄膜的同时，在其上淀积SiN薄膜，这样便成了SiN-a-Si∶H复合薄膜，复合薄膜中的SiN层，除了具有自身的作用外，如：保护半导体的金属引线不受划伤，提高晶体管的抗潮湿性能和抗辐照性能外，SiN层还具有在150℃-650℃温度范围内，阻挡a-Si∶H薄膜中的H不逸出的作用。

这样，本发明可在150℃-500℃温度范围内，对复合薄膜钝化后的芯片进行热处理。目的，借助于热氧化或低温沉积的SiO₂层存在着H（或者H的携带者）的沟道。A.G.Reyesz.J.Electrochem.Soc.Vol126 P122（1979）在SiN层的掩蔽下，进一步促使a-Si∶H薄膜中的H向Si-SiO₂界面扩散，达到更满意的钝化效果。经过复合薄膜钝化、热处理后的管芯，小电流放大系数hFE可提高3-4倍，从而改善了管芯的线性;减少了反向漏电电流;提高了MOS器件的跨导gm1-2倍。这对MOS器件和MOS集成电路是十分重要的，gm-提高，MOS器件的工作频率也就提高，因为fmagm。提高了半导体器件和集成电路的热稳定性和可靠性。采用该复合薄膜一次钝化，可以代替常规的初钝化，二次钝化，终钝化的总目的。

本发明，将复合薄膜广泛地用于各类硅高频小功率晶体管，各类硅高低频大功率晶体管，各类MOS器件，结型场效应晶体管，各种集成电路，体硅NMOS，兰宝石衬底NMOS，兰宝石衬底PMOS等器件，均得到良好的钝化效果。

将本发明用于塑料封装半导体器件，气密性相对磷硅玻璃钝化可以提高6-8倍。

附图说明：图1是本发明用于器件的剖面图，收集区（1），基区（2），发射区（3），SiO₂层（4），金属电极（5），以上是一般工艺制备的管芯，非晶硅（6），氮化硅（7）。

图2是在1370

的SiO₂层上采用等离子体CVD法淀积760

的SiN薄膜后的H分布曲线（8），400℃温度热处理30后的H分布曲线（9）。SiN-SiO₂结构中的H含量，不随热处理改变，Si-SiO₂界面上，热处理前后无H存在。单一的SiN薄膜中的H，不易填充Si-SiO₂界面的悬挂键缺陷。横座标轴下标为低能核反应入射到样品上的能量Ev（Mev），上标为对应样品剥离厚度X（

），纵座标为H含量ρ_H个/cm³。

图3是在1370

的SiO₂层上采用等离子体CVD法淀积1520 的a-Si∶H薄膜后的H分布曲线（10），界面2890

处的H含量约为1.0×10²⁰个/cm³，400℃温度热处理30，后H分布曲线（11），界面上H含量为O₀单一的a-Si∶H淀积后，界面上有H填充，热处理后H几乎完全离开了界面。座标与图2相同。

图4是在1370

的SiO₂层上采用等离子体CVD法淀积1520

的a-Si∶H和760

的SiN，即SiN-a-Si∶H复合薄膜的H分布曲线（12），界面3650

处的H含量约为1.2×10²⁰个/cm³，400℃温度热处理30，后H分布曲线（13），H含量增加到1.8×10²⁰个/cm³。复合薄膜淀积后，有H填充Si-SiO₂界面，经热处理后，界面处H含量增加，这便是本发明的中心。座标与图2同。

图5是npn型硅高频小功率晶体管管芯，钝化前Bvceo曲线（14），软、漏电，钝化后Bvceo曲线（15）硬，钝化前电流放大系数h_FE曲线（16），斜，钝化后电流放大系数h_FE（17），线性均匀、平坦。

图6是硅npn高频小功率晶体管管芯电流放大系数h_FE曲线，钝化前（18），大小电流放大系数相差大;钝化后（19）大小电流放大系数接近;热处理后（20），大小电流放大系数相同。图中左方是h_FE大，右方是h_FE小。测试条件用JT-1，h_FE大：I_c＝2mA/级，I_b＝0.02mA/级。h_FE小：I_c＝0.2mA/级，I_b＝0.002mA/级。

图7是硅VDMOS器件（V沟功率MOS）管芯跨导gm曲线，钝化前（21），钝化后（22），热处理后（23），可见，随着淀积，热处理跨导gm逐渐增大。测试条件用JT-1，X 2V/度，Y100mA/度，阶梯1V/级。

本发明，是在半导体芯片上，刻金属引线之后，经过严格的清洗，烘干后。将芯片放置于金属一介质复合舟上，这也是本发明的一个要点，其目的是防止等离子体淀积过程中对管芯的高频损伤。接着将舟推入扩散炉式等离子体CVD淀积系统的石英管内，启动真空泵，将反应室抽真空至优于5×10^-3乇，通入5-20%用Ar气稀释的SiH₄（硅烷）气体，反应室压力保持在0.1-0.5乇。开高频电源的高压开关，反应室内产生等离子体辉光，淀积a-Si∶H薄膜1000-3000

，时间为10’-30’。N₂气（高纯度5个“9”以上）通入，淀积SiN薄膜1000-3000

，时间10’-30’。N₂通入的量由SiN薄膜中 (Si)/(N) 比来定。关电源高压开关，真空泵，反应室通入普N₂，打开反应室，取片。高频电源3.2KW，频率150-180KHZ正弦波。

将半导体片光刻出压焊点，清洗烘干后，再推入N₂气保护，150-500℃选适当温度点进行热处理，20’-60’。

Claims

1、等离子体CVD淀积的SiN薄膜和a-Si∶H薄膜，都可以作为半导体表面钝化薄膜。其特征是：在半导体芯片上，等离子体CVD淀积SiN-a-Si∶H复合薄膜的表面钝化工艺方法。

2、根据权项1所述的表面钝化工艺方法，其特征是：半导体表面钝化工艺中，用该复合薄膜一次钝化而成的工艺方法。

3、根据权项1所述的表面钝化工艺方法，其特征是：在150～500℃温度范围内对复合薄膜进行热处理的工艺方法。

4、根据权项1、2所述的表面钝化工艺方法，其特征是：在等离子体CVD淀积装置上，采用金属-介质复合舟的工艺方法。