CN2831248Y - 一种芯片内非易失性存储器仿真系统 - Google Patents

Abstract

本实用新型公开了一种芯片内非易失性存储器仿真系统，包括电池，通过电源接口和电池相连的SRAM，以及通过SRAM总线和SRAM相连的在线可编程的逻辑器件。仿真芯片无需片内非易失性存储器，该仿真系统通过总线与仿真芯片连结及通信。本实用新型可以在同一套硬件仿真系统上，无需更换仿真芯片，达到真实仿真不同类型或容量的片内非易失性存储器的目的。

Description

一种芯片内非易失性存储器仿真系统

技术领域

本实用新型涉及硬件仿真系统，特别涉及一种芯片内非易失性存储器仿真系统。

背景技术

随着处理器芯片技术的不断发展，同时为满足越来越多样化的各种实际应用的需求，多种类型的非易失性存储器也在被逐步集成到处理器芯片内部。这些非易失性存储器包括EEPROM、FLASH等。作为针对处理器芯片内软件调试的主要工具，硬件仿真系统必须能高效、方便、真实的仿真目标芯片运行软件时的各项功能和各种性能，其中当然也包括处理器芯片内各种非易失性存储器功能和性能的仿真。

目前，为达到针对目标芯片真实仿真的目的，硬件仿真系统一般是使用非常有针对性的仿真芯片来实现的。仿真芯片是在目标芯片的基础上设计和制作的，与目标芯片具有几乎完全相同的处理器及内部存储器结构，因此，建立在仿真芯片上的片内非易失性存储器的功能和性能的仿真是可信和可靠的，在这样的硬件仿真系统上调试完成的程序应用到目标芯片上一般不会出现问题。

已有技术中仿真系统主板的结构示意图如图1所示，在硬件仿真系统主板3上带有片内非易失性存储器5的仿真芯片1通过通信接口4与硬件仿真系统主板上的其他部件2相连接，共同实现对指定处理器芯片的仿真。

但是在上述已有技术中由于仿真芯片需要单独设计、流片，牵涉到的成本、费用相当高，所需时间也较长，而用于软件开发的硬件仿真系统实际使用需求数量却非常有限，配套的仿真芯片个数并不需要很多。同时，对同一家企业而言，其处理器芯片往往是形成系列化的，很多情况下，同一系列的处理器芯片大部分组件都完全相同，也许仅仅是其中的非易失性存储器的容量或类型不同。但为了达到芯片中非易失性存储器的真实仿真效果，不得不花费大量的人力、物力和时间针对这些处理器芯片单独或重新开发、制作仿真芯片，造成了极大的浪费，同时也延误了处理器芯片产品的推广和软件开发的时间。另外，由于各种不同类型的片内非易失性存储器具有不同的操作时序，即使是同种类型，各家公司设计、定义的片内非易失性存储器在使用、操作时序等方面也不尽相同，所以是无法简单的通过仿真芯片外挂没有操作时序的SRAM或性能完全一致的单片的非易失性存储器的方法来达到真实仿真的目的。

实用新型内容

本实用新型所要解决的技术问题是提供一种芯片内非易失性存储器仿真系统，它可在同一套硬件仿真系统上，无需更换仿真芯片，就可以仿真不同类型或容量的片内非易失性存储器。

为解决上述技术问题，本实用新型一种芯片内非易失性存储器仿真系统是通过以下技术方案实现的：仿真芯片内部不包含片内非易失性存储器，在硬件仿真系统的主板上包括电池，通过电源接口和电池相连的SRAM，以及通过SRAM总线和SRAM相连的在线可编程逻辑器件。使用SRAM、电池和在线可编程的逻辑器件来代替仿真芯片内的非易失性存储器，通过总线与仿真芯片连结及通信。

所述的SRAM可以通过可编程逻辑器件设定SRAM的地址范围对其实际使用容量进行配置。

通过SRAM总线和SRAM相连的可编程逻辑器件控制SRAM的实际使用容量，所述的可编程逻辑器件通过非易失性存储器总线与处理器芯片连接，并针对要求仿真的片内非易失性存储器类型完成对软件操作时序的检验和模拟。

可编程逻辑器件为可通过外接编程接口对其重新编程的可编程逻辑器件。

SRAM可在硬件仿真系统正常工作时从系统中获取电源，也可在系统下电后由电池通过电源接口供电。

由于本实用新型中以通用的SRAM替代片内非易失性存储器的存储器主体，容量可以选择的较大，本实用新型可以实现对不同容量的片内非易失性存储器的支持。

本实用新型中SRAM通过在线可编程逻辑器件与处理器芯片连接，针对要求的片内非易失性存储器类型及各家厂商各自的操作时序要求，该可编程逻辑器件完成对软件操作时序的检验和模拟，及对SRAM实际使用容量的选择和操作。同时，其在线可重新编程的特性，使其通过简单的重新编程就可以实现支持不同类型、操作时序或者容量的片内非易失性存储器的仿真。

本实用新型中SRAM通过电源接口和电池相连，硬件仿真系统正常工作时，SRAM从系统中获取电源，系统下电后使用电池电源来保持SRAM内的数据，使SRAM与片内非易失性存储器具有了同样的“非易失性”的特性。

由于在硬件仿真系统的主板上使用SRAM、电池和在线可编程逻辑器件来替代了仿真芯片内的非易失性存储器，在设计、制作仿真芯片时无需放置片内非易失性存储器，仿真芯片具有了更强的通用性，可以被用来仿真仅有片内非易失性存储器容量或类型不同的一系列目标处理器芯片。

本实用新型既能保证片内非易失性存储器的真实仿真，又能方便的实现使用同一套硬件仿真系统及仿真芯片支持仅有片内非易失性存储器容量或类型不同的一系列目标处理器芯片的仿真。同时，由于无须设计、制作多款针对同一系列处理器芯片的仿真芯片，客观上节省了仿真系统中仿真芯片的开发成本，缩短了从目标处理器芯片定义到提供仿真系统给客户用于软件调试的时间。

附图说明

下面结合附图和实施例对本实用新型作进一步描述：

图1为已有技术的硬件仿真系统主板结构示意图；

图2为本实用新型的硬件仿真系统主板结构示意图。

具体实施方式

本实用新型提出一种芯片内非易失性存储器仿真系统。

如图2所示，本实用新型一种芯片内非易失性存储器仿真系统，在硬件仿真系统主板6上包括大容量的SRAM 8、电池9、可编程逻辑器件10及不带有片内非易失性存储器的仿真芯片7。其中，大容量的SRAM 8通过电源接口13与电池9相连接，可编程逻辑器件10通过SRAM总线12和大容量的SRAM 8相连接，并且可编程逻辑器件10通过非易失性存储器总线11与不带有片内非易失性存储器的仿真芯片7相连接。上述仿真系统通过通信接口4与硬件仿真系统主板上的其他部件2相连接，共同实现对指定处理器芯片的仿真。

SRAM 8具有较大的容量，并可以通过可编程逻辑器件10对其实际使用容量进行配置，即设定SRAM 8的地址范围，以实现硬件仿真系统对不同容量的片内非易失性存储器的仿真支持。

可编程逻辑器件10通过SRAM总线12模拟SRAM总线时序对SRAM8进行读写操作及对SRAM 8实际使用容量(地址范围)的控制。可编程逻辑器件10通过非易失性存储器总线11与处理器芯片连接，并在非易失性存储器总线11上针对要求仿真的片内非易失性存储器类型及厂商定义的操作时序要求，完成对软件操作时序的检验和模拟。

由于可编程逻辑器件10具有在线可重新编程的特性，可以通过简单的外接编程接口14对其重新编程，实现对不同类型、操作时序或容量的片内非易失性存储器仿真功能的支持。

硬件仿真系统正常工作时，SRAM 8从系统中获取电源，系统下电后由电池9通过电源接口13来为SRAM 8供电，保持SRAM内的数据，使SRAM8内的数据在硬件仿真系统下电后也不会丢失。

本实用新型适用于芯片内非易失性存储器仿真系统的实现。

Claims (5)

1.一种芯片内非易失性存储器仿真系统，其特征在于，包括电池，通过电源接口和电池相连的SRAM，以及通过SRAM总线和SRAM相连的在线可编程逻辑器件。

2.如权利要求1所述的一种芯片内非易失性存储器仿真系统，其特征在于，所述的SRAM可以通过可编程逻辑器件设定SRAM的地址范围对其实际使用容量进行配置。

3.如权利要求1所述的一种芯片内非易失性存储器仿真系统，其特征在于，所述的通过SRAM总线和SRAM相连的可编程逻辑器件控制SRAM的实际使用容量，所述的可编程逻辑器件通过非易失性存储器总线与处理器芯片连接，并针对要求仿真的片内非易失性存储器类型完成对软件操作时序的检验和模拟。

4.如权利要求1所述的一种芯片内非易失性存储器仿真系统，其特征在于，所述的可编程逻辑器件为可通过外接编程接口对其重新编程的可编程逻辑器件。

5.如权利要求1所述的一种芯片内非易失性存储器仿真系统，其特征在于，SRAM可在硬件仿真系统正常工作时从系统中获取电源，也可在系统下电后由电池通过电源接口供电。

Images