CN2788462Y - 移动通信终端的i/q信号收发装置 - Google Patents

Abstract

本实用新型公开了一种移动通信终端的I/Q信号收发装置，本实用新型充分利用通用DSP片内定时器逻辑资源，将模拟基带发送与接收时序调整转移到DSP片内完成，同时保证同步接收和同步发送交织I/Q数字信号，也减少了片外逻辑器件规模，由此降低了功耗，减少体积，也适用电池供电等的便携无线电设备中使用。

Description

移动通信终端的I/Q信号收发装置

技术领域

本实用新型涉及通信领域的移动通信终端，尤其涉及一种移动通信终端的I(同相)/Q(正交)数据收发装置。

背景技术

请参阅图1，其为移动通信终端中无线通信部分的一种结构示意图。该无线通信部分包括模拟信号处理子系统和数字信号处理子系统。其中，模拟信号处理子系统包括天线11、射频前端12和进行D/A(数/模)或A/D(模/数)转换的变换器13，而数字信号处理子系统至少包括DSP(Digital SignalProcessor，数字信号处理器)14。天线11接收的射频信号先经过射频前端12的滤波、放大、解调等处理成模拟基带信号，然后经过变换器13的A/D(模/数)变换，随后输入至DSP14，以完成数字信号解调工作。而由DSP14发送的上行数据先经过变换器13的D/A转换，最后由射频前端12传送至天线11进行发送。并且，该无线通信部分还可以包括ABB(模拟基带)处理单元。在上述无线通信系统中，变换器13的变换功能可以集成在ABB处理单元。

在TDD(Time Division Duplex，时分双工)通信系统中，移动通信终端发送/接收信号通常为交织I(同相)/Q(正交)数据，因此，上述无线通信部分也称之为I/Q信号收发装置。请参阅图2，其为移动通信终端中I/Q信号收发装置的结构示意图。它包括天线11、射频前端12与ABB处理单元22、FPGA(FieldProgrammable Gate Array，可编程逻辑器件)23及DSP14。按照TDD通信系统规定，DSP14需要同步接收下行交织I/Q信号和同步发送上行交织I/Q信号。所述同步接收是指DSP14按照发送方发送I/Q信号序列进行接收，所述同步发送是指DSP14按照接收方接收I/Q信号序列进行发送。FPGA23通过控制模拟基带时序来完成同步接收与同步发送交织I/Q信号的效果。

由于交织I/Q信号在发送过程中I路数据、Q路数据是交替出现的，并且，每一帧交织I/Q信号中I路信号和Q路信号的个数是根据协议已确定的，因此，无论接收或发送交织I/Q信号过程中只要能同步到每一帧的第一个I路数据，就能对I/Q信号进行正确收发。

FPGA23接收下行数据时，在DSP14发送的同步时序控制下，先将从ABB处理单元22接收到的第一个时隙的交织I/Q信号在本可编程逻辑器内的存储器中按I路数据和Q路数据分别进行缓存；然后找到本时隙的第一个I路数据；最后，在通信终端的接收时隙数据接收完后，FPGA23触发DSP14从本器件的存储器中读取I/Q信号进行处理。

FPGA23发送上行数据时，DSP14将发送时隙需要发送的I路数据和Q路数据分别写入FPGA片内存储器进行缓存，由FPGA23在发送时隙要求时刻将数据组合成交织I/Q信号打入ABB发送，以完成交织I/Q信号的同步发送。

从上述可知，现有移动通信终端的I/Q信号收发装置是通过FPGA等可编程逻辑器件来完成ABB处理单元与DSP之间的I/Q信号同步接收/同步发送。但是，现有的可编程逻辑器件存在体积大、功耗高等特点，而目前移动通信终端正朝着小型化、节能化发展，由此现有的I/Q信号收发装置很难适应移动通信终端的发展，尤其难以满足用电池供电的便携无线电设备的需求。

实用新型内容

本实用新型的目的在于提供一种移动通信终端的I/Q信号收发装置，以解决现有I/Q信号收发装置所采用的器件功耗高、体积大等缺陷。

为解决上述问题，本实用新型公开了一种移动通信终端的I/Q信号收发装置，包括模拟基带处理单元和包含第一定时器和第二定时器的数字基带处理单元，其中，所述模拟基带处理单元包括发送I/Q指示输入端、接收I/Q指示输出端、发送/接收数据时钟输出端、接收数据输出总线、发送数据输入总线；所述第一定时器包括第一定时器时钟输入端和第一定时器输出端，所述第二定时器包括第二定时器时钟输入端和第二定时器输出端，所述数字基带处理单元还包括并行端口时钟输入端、接收帧同步输入端、接收数据输入总线、发送帧同步输入端及发送数据输出总线；所述接收数据输出总线连接所述接收数据输入总线连接，所述发送数据输入总线和所述发送数据输出总线连接，该收发装置还包括：

与门，其输入端分别连接所述接收I/Q指示输出端和所述发送/接收时钟输出端，其输出端连接所述第一定时器时钟输入端和第二定时器时钟输入端；

第一定时器输出端连接接收帧同步输入端，以控制接收数据输入总线的接收；第二定时器输出端连接发送帧同步输出端，以控制发送数据输出总线的输出；所述接收I/Q指示输出端连接所述发送I/Q指示输入端；所述发送/接收时钟输出端还连接所述并行端口时钟输入。

所述移动通信终端为时分双工通信系统的通信终端。

所述模拟基带处理单元为向基带处理单元发送的第一个信号为I信号的模拟基带处理单元。

所述基带处理单元为向模拟基带处理单元发送的第一个信号为I信号的基带处理单元。

所述数字处理单元的第一定时器和第二定时器采用工作在单脉冲状态下的定时器。

与现有技术相比，本实用新型具有以下优点：本实用新型充分利用通用DSP片内定时器逻辑资源，将模拟基带发送与接收时序调整转移到DSP片内完成，同时保证同步接收和同步发送交织I/Q数字信号，也减少了片外逻辑器件规模，由此降低了功耗，减少体积，也适用电池供电等的便携无线电设备中使用。

附图说明

图1是移动通信终端的无线通信部分的结构示意图；

图2是移动通信终端的I/Q信号收发装置的结构示意图；

图3是本实用新型中移动通信终端的I/Q信号收发装置的结构示意图；

图4是交织I/Q信号接收时序图；

图5是交织I/Q信号发送时序图。

具体实施方式

以下结合附图，具体说明本实用新型。

请参阅图3，其为本实用新型中移动通信终端的I/Q信号收发装置的一种结构示意图。它包括模拟基带(ABB)处理单元22和包含至少第一定时器和第二定时器的数字基带处理单元(DSP)14和与门24。所述第一定时器和第二定时器设置为单脉冲工作模式。

ABB处理单元22包括发送I/Q指示输入端、接收I/Q指示输出端、发送/接收时钟输出端、接收数据输出总线、发送数据输入总线。其中，接收数据输出总线用于向DSP发送接收到的下行数据，发送数据输入总线用于接收来自于DSP的需要发送的上行数据。而发送I/Q指示输入端用于指示ABB处理单元22发送数据输入总线发送的I数据还是Q数据，接收I/Q指示输出端用于指示接收数据输出总线输出的I数据还是Q数据，需要指出的是，ABB处理单元22工作期间，接收I/Q指示输出端终始输出接收I/Q指示信号，只当ABB处理单元22接收到DSP14的接收信号命令后，接收I/Q指示输出端输出的高电平表示接收数据输出总线为I数据，当接收I/Q指示输出端输出低电平表示接收数据输出总线为Q数据。

发送/接收时钟输出端用于输出ABB处理单元22处理发送上行数据/接收下行数据时的时钟频率。该发送/接收时钟输出端用于实现ABB处理单元22和DSP14的时钟同步。

DSP14的第一定时器和第二定时器主要是实现同步接收和同步发送交织I/Q数字信号。其中，第一定时器是用于实现I/Q数字信号的同步接收，第二定时器是用于实现I/Q数字信号的同步发送。第一定时器包含有第一定时器时钟输入端和第一定时器输出端，第二定时器包含有第二定时器输入端和第二定时器输出端。

另外，DSP还包含有并行端口时钟输入端、接收帧同步输入端、接收数据输入总线、发送帧同步输入端和发送数据输出总线。

其中，与门24的输入端分别连接ABB处理单元22的接收I/Q指示输出端和发送/接收时钟输出，其输出端连接DSP14的第一定时器和第二定时器的时钟输入端。第一定时器的输出端连接接收帧同步输入端，DSP的接收数据输入总线连接ABB处理单元22的接收数据输出总线。第二定时器的输出端连接发送帧同步输入端，DSP的发送数据输出总线连接ABB处理单元22的发送数据输入总线。

另外，DSP的并行端口时钟输入端与ABB处理单元的发送/接收时钟输出端连接，以使得本实用新型的ABB处理单元22和DSP14并行端口工作在同一工作时钟。

在接收交织I/Q信号时，ABB处理单元22接收到DSP14发出的接收使能信号(图中未绘示)后，使能接收I/Q指示输出端。其中，接收I/Q指示输出端输出为高电平，则表明此时接收数据输出总线上输出的数据为I路信号；反之，接收I/Q指示输出端输出为低电平，则表明此时接收数据输出总线上输出的数据为Q路数据。

为减少DSP处理的复杂程度，本实用新型设置接收的第一个数据为I路数据，由此避免DSP对接收I/Q指示输出端的输出信号需要判断I路数据还是Q路数据的判断步骤，进而提高了DSP14的处理效率。同理，本实用新型发送的I/Q信号中第一个为I路数据。

以下具体介绍基于上述公开的移动通信终端的I/Q信号收发装置，如何完成交织I/Q信号同步接收和同步发送。

首先介绍ABB处理单元22与DSP14是如何完成数据接收过程。

请参阅图4，其为交织I/Q信号接收时序图。当ABB处理单元22接收到DSP14发出的接收使能信号后，使能接收I/Q指示输出端，其中，接收I/Q指示信号为高电平表明接收数据输出总线发送的是I路信号，反之，接收I/Q指示信号为低电平表明接收数据输出总线发送的是Q路信号。由于I/Q信号是I路信号、Q路信号交替出现的，因此输出的接收I/Q指示信号为高低电平脉冲信号，并且，发送一个I路信号和发送一个Q路信号需要一个时钟脉冲周期，因此输出的接收I/Q指示信号一个电平脉冲周期占用两个时钟脉冲周期。

为了DSP14能够获得一帧I/Q信号的第一个I路信号，则要求在ABB处理单元22在发送I/Q信号的第一个I路信号时，接收帧同步输入端控制接收数据输入总线开。当接收I/Q指示输出端输出的接收I/Q指示信号为高且发送/接收时钟输出端输出的时钟信号为高时，与门24打开，随之第一定时器时钟输入端的输入信号为高，控制第一定时器输出的信号为高，由此使得接收帧同步输入端的输入信号为高，进而打开接收数据输入总线，接收到第一个I路信号。接着，DSP根据一帧I/Q信号中I路信号和Q路信号的个数来接收对应个数的I路信号和Q路信号。其中，A为接收I/Q指示信号和时钟信号进行“与”运算后的脉冲信号，当A第一次出现高电平时，打开与门，从而使得接收数据输入总线接收到第一个I路信号，由此达到ABB处理单元22与DSP14接收同步的效果，图中的t表示ABB处理单元22发送高电平的接收I/Q指示信号至DSP14开始接收帧的第一I路信号的延时时间。

接下来介绍本实用新型中交织I/Q信号同步发送的实现过程。

请参阅图5，其为交织I/Q信号发送时序图。ABB处理单元的发送I/Q信号与接收I/Q参考同一个时钟，并且I/Q信号交织顺序始终相同，而且ABB处理单元在工作期间接收I/Q指示输出始终存在，因此本实用新型将ABB处理单元的接收I/Q指示输出端直接连接至发送I/Q指示输入端，接收I/Q指示其反馈接入发送I/Q指示输入端，可以减少外部控制逻辑电路。接收发送时钟与接收I/Q指示输出信号经过与门之后的信号波形沿代表I路发送数据的对应时钟，此时钟信号作为发送第二定时器的时钟输入。第二定时器在上次发送数据完成间隙配置为单脉冲模式，在发送时隙起始时刻使能第二定时器，第二定时器的输出单脉冲其上升沿同步到发送I/Q指示输入的I路指示，并且是出现在发送/接收时钟输出端输出的时钟为高电平期间，由此触发发送数据输出总线开始发送本时隙的第一个I路数据。发送I/Q信号个数由基带DSP根据协议要求完成。

以上公开的仅为本实用新型的几个具体实施例，但本领域的技术人员能思之的变化都应落在本实用新型的保护范围内，本实用新型的保护范围应以权利要求书为准。

Claims (5)

1、一种移动通信终端的I/Q信号收发装置，包括模拟基带处理单元和数字基带处理单元，其中，所述模拟基带处理单元包括发送I/Q指示输入端、接收I/Q指示输出端、发送/接收数据时钟输出端、接收数据输出总线、发送数据输入总线；所述数字基带处理单元包括第一定时器、第二定时器、并行端口时钟输入端、接收帧同步输入端、接收数据输入总线、发送帧同步输入端及发送数据输出总线，其中第一定时器包括第一定时器时钟输入端和第一定时器输出端，所述第二定时器包括第二定时器时钟输入端和第二定时器输出端；所述接收数据输出总线连接所述接收数据输入总线，所述发送数据输入总线和所述发送数据输出总线连接，其特征在于，该收发装置还包括：

与门，其输入端分别连接所述接收I/Q指示输出端和所述发送/接收时钟输出端，其输出端连接所述第一定时器时钟输入端和第二定时器时钟输入端；

第一定时器输出端连接接收帧同步输入端，以控制接收数据输入总线的接收；第二定时器输出端连接发送帧同步输出端，以控制发送数据输出总线的输出；所述接收I/Q指示输出端连接所述发送I/Q指示输入端；所述发送/接收时钟输出端还连接所述并行端口时钟输入。

2、如权利要求1所述的移动通信终端的I/Q信号收发装置，其特征在于，所述移动通信终端为时分双工通信系统的通信终端。

3、如权利要求1所述的移动通信终端的I/Q信号收发装置，其特征在于，所述模拟基带处理单元为向基带处理单元发送的第一个信号为I信号的模拟基带处理单元。

4、如权利要求1或3所述的移动通信终端的I/Q信号收发装置，其特征在于，所述基带处理单元为向模拟基带处理单元发送的第一个信号为I信号的基带处理单元。

5、如权利要求1所述的移动通信终端的I/Q信号收发装置，其特征在于：所述数字处理单元的第一定时器和第二定时器采用工作在单脉冲状态下的定时器。

Images