CN2716951Y - 一种获得光耦浮动电源的电路模块 - Google Patents

Abstract

本实用新型属于等离子电视(PDP)驱动电路技术领域，尤其是在功率场效应晶体管(MOSFET)光耦栅极驱动电路中，获得光耦浮动电源的电路模块。本实用新型电路，提供了一种同时获得多组浮动电源的电路模块，具有电路简单、成本低廉、易于控制等优点，大大简化了PDP驱动电路的PCB布线难度，减少了PCB布线层数，降低了PDP驱动电路成本。对于专用栅极驱动IC(如IR2110S、IR2113S、IX6R11S3等)的浮动通道(Floating Channel)供电，本实用新型电路同样适用。

Description

一种获得光耦浮动电源的电路模块

技术领域  本实用新型属于等离子(PDP)电视驱动电路技术领域，尤其涉及一种在金属氧化物半导体场效应晶体管(MOSFET，简称MOS管)光耦栅极驱动电路中，获得光耦浮动电源的电路模块。

背景技术  功率MOS管是一种电压控制型器件，因具有开关速度高、大电流、大功率、易并联使用、正温度系数，特别是输入阻抗高、驱动功率小、开启电压范围宽等优点，被广泛用作大功率高压开关器件，特别是在PDP驱动电路中。

MOS管工作需要栅极驱动器，栅极驱动器在逻辑信号控制下，向MOS管提供极性合适的6V～18V的栅源电压Ugs，起到电平转换作用。同时，栅极驱动器要求具有一定的驱动电流和高的dv/dt值。

栅极驱动器输入的逻辑控制信号是以地为参考的，当驱动一些源极接地的MOS管时，栅源电压Ugs也是以地为参考的。在这种情况下，栅极驱动器的输入与输出之间不需要隔离；当驱动的MOS管源极是高电位(正或负的)时，则栅极驱动器输入输出需要隔离。常用的隔离器件有光耦、隔离变压器等，此外，一些专用的栅极驱动IC，如IR2110S、IR2113S、IX6R11S3等，内部具有隔离电路。

在PDP驱动电路中，大多数MOS管的源极并不是固定的“地电位”，而是一个高压波形。图1给出了一个MOS管电路举例，M2的源极接地，如前所述，栅极驱动器输入输出不需要隔离，驱动相对简单，M1的源极(即X点)是多个MOS管电极的相交点，其电位是一个复杂的高压波形，如图2所示，波形以一个电视场为周期，不断重复。这种情况下，栅极驱动器输入输出需要隔离，使栅源电压Ugs1是“浮动”的，给栅极驱动器的输出电路提供隔离电源可获得浮动的栅源电压。在PDP驱动电路中存在大量的源极不接地的MOS管，如果这些MOS管的栅极驱动器输出电路都使用隔离电源，将使PDP驱动电路的印刷电路板(PCB)布线变得困难，电路的成本也会增加。

PDP驱动电路大都使用N型MOS管，下面以光耦驱动N型MOS管为例，图3给出了一个光耦的符号及内部原理图。图4是常规的光耦输出电路获得浮动电源的一种方法，Vc接浮动电源正极，Ve接浮动电源负极和N型MOS管源极，Vo接N型MOS管栅极。该方法简单，但需要一组独立电源。

图5是常规的光耦输出电路获得浮动电源的另一种方法。其中，15V电源无需独立，可以跟其它电路共用，其工作原理是：当MOS管的源极为0V时，15V电源对电容C充电至15V，当MOS管的源极为0V以上时，由于二极管D隔离且电容C端电压不能突变，光耦Vc-Ve间保持有15V工作电压，使光耦工作正常。可见，该方法中光耦是利用自举电压来工作的，电路简单，但存在一个缺点，即当MOS管的源极为负电位时，如-90V，15V电源对电容C充电至105V，光耦Vc-Ve间保持有105V的工作电压，大大超过MOS管的最大栅源电压，以至损坏MOS管。因此，图5电路只能应用在MOS管源极不为负电位的场合。

发明内容  本实用新型的目的在于提供一种获得光耦浮动电源的电路模块。该电路模块结构简单，可应用于光耦和各种专用栅极驱动IC等需要浮动电源的场合，且MOS管的源极可以为负电位。

本实用新型设计的电路模块由逻辑波形产生电路、晶体管、电源E、P型MOS管Mp、第一电阻、第二电阻和n组需要浮动电源的光耦及其外围元件组成，n为正整数。光耦及其外围元件为现有技术，即第j组光耦及其外围元件包括光耦、起隔离作用的二极管Dj、充电限流电阻Rj、自举电容Cj和N型MOS管Mj，二极管Dj串联电阻Rj后接光耦Vc，光耦Ve接N型MOS管Mj源极，光耦Vo接N型MOS管Mj栅极，电容Cj连接在光耦Vc与Ve之间，其中1≤j≤n。Sj是控制Mj的逻辑信号，当Sj为高时Mj导通，反之，当Sj为低时Mj关断。

电源E的负极接地，正极的一个分支接P型MOS管Mp的源极，另一个分支通过第二电阻接到晶体管的集电极；P型MOS管Mp的漏极连接至各组光耦及其外围元件中的二极管Dj的正极，P型MOS管Mp的栅极与晶体管的集电极相连；控制Mj的逻辑信号Sj以及控制P型MOS管Mp的导通或关断的P信号均由逻辑波形产生电路产生，P信号通过第一电阻输入晶体管的基极，晶体管的发射极接地。

P信号与逻辑信号S1～Sn构成一个n+1维逻辑向量，由逻辑波形产生电路产生：当N型MOS管M1～Mn中有一个或多个源极出现负电位时，P信号为低，关断P型MOS管Mp，其它情况下P信号为高，接通P型MOS管Mp。

本实用新型电路的工作原理如下：

电路正常工作的关键是如何控制Mp的“接通”与“关断”。控制Mp只需遵循一个原则：当M1～Mn中有一个或多个MOS管源极出现负电位时，关断Mp，其它情况均可接通Mp。当M1～Mn出现源极为负电位时，断开Mp是为了防止自举电容过充电到15V以上，以免MOS管损坏。接通Mp时，对于MOS管源极为0V的单元，其自举电容快速充电到15V，一般小于1微秒，弥补在栅极驱动时自举电容端电压下降；对于MOS管源极为15V以上的单元，由于二极管的隔离，自举电容不会对电源E反向充电；对于MOS管源极为大于0V且小于15V的单元，自举电容能否充电与其端电压和MOS管源极电压之和有关，当该和值大于15V时，由于二极管隔离不被充电，反之，当该和值小于15V时，得到充电。以上分析没有考虑隔离二极管的正向压降。

由于电容电压不能突变，而且在每一电视场内电源E对自举电容不断充电，保证所有光耦的Vc-Ve获得浮动的电压，由于MOS管开启电压范围在4V～18V之间，只要电容电压保持在这个范围以内，均能可靠驱动MOS管。

本实用新型提供了一种同时获得多组浮动电源的电路模块，具有电路简单，成本低廉、易于控制、MOS管的源极可以为负电位等优点，大大简化了PDP驱动电路的PCB布线难度，减少了PCB布线层数，降低了PDP驱动电路成本。对于专用栅极驱动IC(如IR2110S、IR2113S、IX6R11S3等)的浮动通道(Floating Channel)供电，本实用新型电路同样适用。

以下结合附图和实施例对本实用新型给予进一步说明。

附图说明  图1为MOS管电路示意图。

图2为X点波形示意图。

图3为光耦符号及其内部原理图。

图4为光耦、浮动电源和N型MOS管连接图。

图5为常规的光耦输出电路获得浮动电源的电路示意图。

图6为本实用新型第一实施例电路图。

图7为本实用新型第二实施例电路图。

具体实施方式  本实用新型第一实施例取n＝1。如图6所示，本实施例电路模块由逻辑波形产生电路1、电源E、第一电阻2、晶体管3、第二电阻4、P型MOS管5以及一组需要浮动电源的光耦及其外围元件组成。光耦及其外围元件为现有技术，即包括光耦、二极管D、电阻R、电容C和N型MOS管M。二极管D起隔离作用；电阻R是充电限流电阻，一般取3Ω；电容C是自举电容，一般取0.1uF，也可以在0.1uF上并联一只10uF的电解电容，提高栅极驱动能力；S是控制N型MOS管M的逻辑信号，当S为高时MOS管M导通，反之，当S为低时MOS管M关断。二极管I)负极串联电阻R后接光耦Vc，光耦Ve接N型MOS管M源极，光耦Vo接N型MOS管M栅极，电容C连接在光耦Vc与Ve之间。

电源E为15V直流电源，其负极接地，正极的一个分支接P型MOS管5的源极，另一个分支通过第二电阻4接到晶体管3的集电极；P型MOS管5的漏极连接至光耦及其外围元件中的二极管D的正极，P型MOS管5的栅极与晶体管3的集电极相连；控制N型MOS管M的逻辑信号S以及控制P型MOS管5的导通或关断的P信号，均由逻辑波形产生电路1产生，P信号通过第一电阻2输入晶体管3的基极，晶体管3的发射极接地。

P信号与逻辑信号S构成一个二维逻辑向量，由逻辑波形产生电路1产生：当N型MOS管M的源极出现负电位时，P信号为低，关断P型MOS管5，其它情况P信号为高，接通P型MOS管5。

本电路模块的工作原理如下：

逻辑波形产生电路1负责产生二维的逻辑向量S和P，S控制N型MOS管M，P控制P型MOS管5，晶体管3起电平转换作用，当P为逻辑高时，通过第一电阻2驱动晶体管3饱和导通，P型MOS管5导通；当P为逻辑低时，晶体管3截止，P型MOS管5关断。

电路正常工作的关键是如何控制P型MOS管5的“接通”与“关断”。控制P型MOS管5只需遵循一个原则：当MOS管M源极出现负电位时，关断P型MOS管5，其它情况均可接通P型MOS管5。当N型MOS管M出现源极为负电位时，断开P型MOS管5是为了防止自举电容过充电到15V以上，以免MOS管M损坏。接通P型MOS管5时，当MOS管M源极为0V时，其自举电容快速充电到15V，一般小于1微秒，弥补在栅极驱动时自举电容端电压下降；当MOS管M源极为15V以上时，由于二极管的隔离，自举电容不会对电源E反向充电；当MOS管M源极为大于0V且小于15V时，自举电容能否充电与其端电压和MOS管M源极电压之和有关，当该和值大于15V时，由于二极管隔离不被充电，反之，当该和值小于15V时，得到充电。以上分析没有考虑隔离二极管的正向压降。

由于电容电压不能突变，而且在每一电视场内电源E对自举电容不断充电，保证光耦的Vc-Ve获得浮动的电压，由于MOS管M开启电压范围在4V～18V之间，只要电容电压保持在这个范围以内，均能可靠驱动MOS管M。

本电路模块通过简单的电路结构避免了光耦Vc-Ve间的工作电压超过MOS管的最大栅源电压，可以有效保护MOS管，因此可广泛应用于MOS管的源极为负电位的场合。

本实用新型第二实施例取n为大于1的整数。如图7所示，本实施例电路模块由逻辑波形产生电路1、电源E、第一电阻2、晶体管3、第二电阻4、P型MOS管5以及n组需要浮动电源的光耦及其外围元件组成。光耦及其外围元件为现有技术，即第j组光耦及其外围元件包括光耦、二极管Dj、电阻Rj、电容Cj和N型MOS管Mj，1≤j≤n。二极管Dj起隔离作用；电阻Rj是充电限流电阻，一般取3Ω；电容Cj是自举电容，一般取0.1uF，也可以在0.1uF上并联一只10uF的电解电容，提高栅极驱动能力；Sj是控制N型MOS管Mj的逻辑信号，当Sj为高时MOS管Mj导通，反之，当Sj为低时MOS管Mj关断。二极管Dj串联电阻Rj后接光耦Vc，光耦Ve接N型MOS管Mj源极，光耦Vo接N型MOS管Mj栅极，电容Cj连接在光耦Vc与Ve之间。

电源E为15V直流电源，其负极接地，正极的一个分支接P型MOS管5的源极，另一个分支通过第二电阻4接到晶体管3的集电极；P型MOS管5的漏极连接至各组光耦及其外围元件中的二极管Dj的正极，P型MOS管5的栅极与晶体管3的集电极相连；控制N型MOS管Mj的逻辑信号Sj以及控制P型MOS管5的导通或关断的P信号，均由逻辑波形产生电路1产生，P信号通过第一电阻2输入晶体管3的基极，晶体管3的发射极接地。

P信号与逻辑信号S1～Sn构成一个n+1维逻辑向量，由逻辑波形产生电路1产生：当N型MOS管M1～Mn中有一个或多个源极出现负电位时，P信号为低，关断P型MOS管5，其它情况P信号为高，接通P型MOS管5。

本电路模块的工作原理如下：

电路正常工作的关键是如何控制P型MOS管5的“接通”与“关断”。控制P型MOS管5只需遵循一个原则：当M1～Mn中有一个或多个MOS管源极出现负电位时，关断P型MOS管5，其它情况均可接通P型MOS管5。当M1～Mn出现源极为负电位时，断开P型MOS管5是为了防止自举电容过充电到15V以上，以免MOS管损坏。接通P型MOS管5时，对于MOS管源极为0V的单元，其自举电容快速充电到15V，一般小于1微秒，弥补在栅极驱动时自举电容端电压下降；对于MOS管源极为15V以上的单元，由于二极管的隔离，自举电容不会对电源E反向充电；

对于MOS管源极为大于0V且小于15V的单元，自举电容能否充电与其端电压和MOS管源极电压之和有关，当该和值大于15V时，由于二极管隔离不被充电，反之，当该和值小于15V时，得到充电。以上分析没有考虑隔离二极管的正向压降。

由于电容电压不能突变，而且在每一电视场内电源E对自举电容不断充电，保证所有光耦的Vc-Ve获得浮动的电压，由于MOS管开启电压范围在4V～18V之间，只要电容电压保持在这个范围以内，均能可靠驱动MOS管。

本电路模块在获取光耦浮动电源、保护MOS管的同时，其电源E无需独立，可以跟其它电路共用，因此可以大大简化PDP驱动电路的PCB布线难度，减少了PCB布线层数，降低了PDP驱动电路成本。对于专用栅极驱动IC(如IR2110S、IR2113S、IX6R11S3等)的浮动通道(Floating Channel)供电，本电路模块同样适用。

Claims (4)

1.一种获得光耦浮动电源的电路模块，用于功率场效应晶体管光耦栅极驱动电路中，其特征在于：所述电路模块由逻辑波形产生电路(1)、电源E、第一电阻(2)、晶体管(3)、第二电阻(4)、P型MOS管(5)以及n组需要浮动电源的光耦及其外围元件组成；

第j组光耦及其外围元件包括光耦、二极管Dj、电阻Rj、电容Cj和N型MOS管Mj，1≤j≤n；二极管Dj起隔离作用，电阻Rj是充电限流电阻，电容Cj是自举电容，Sj是控制N型MOS管Mj的逻辑信号，当Sj为高时MOS管Mj导通，反之，当Sj为低时MOS管Mj关断；二极管Dj串联电阻Rj后接光耦Vc，光耦Ve接N型MOS管Mj源极，光耦Vo接N型MOS管Mj栅极，电容Cj连接在光耦Vc与Ve之间；

电源E为15V直流电源，其负极接地，正极的一个分支接P型MOS管(5)的源极，另一个分支通过第二电阻(4)接到晶体管(3)的集电极；P型MOS管(5)的漏极连接至各组光耦及其外围元件中的二极管Dj的正极，P型MOS管(5)的栅极与晶体管(3)的集电极相连；控制N型MOS管Mj的逻辑信号Sj以及控制P型MOS管(5)的导通或关断的P信号，均由逻辑波形产生电路(1)产生，P信号通过第一电阻(2)输入晶体管(3)的基极，晶体管(3)的发射极接地；

P信号与逻辑信号S1～Sn构成一个n+1维逻辑向量，由逻辑波形产生电路(1)产生：当N型MOS管M1～Mn中有一个或多个源极出现负电位时，P信号为低，关断P型MOS管(5)，其它情况P信号为高，接通P型MOS管(5)。

2.根据权利要求1所述的获得光耦浮动电源的电路模块，其特征在于：所述充电限流电阻Rj取3Ω；所述自举电容Cj取0.1uF，或者还可以在0.1uF上并联一只10uF的电解电容。

3.根据权利要求1或2所述的获得光耦浮动电源的电路模块，其特征在于：所述n取值为1。

4.根据权利要求1或2所述的获得光耦浮动电源的电路模块，其特征在于：所述n取值为大于1的整数。

Images