CN2676280Y

CN2676280Y - 可重构密码协处理器与usb芯片的接口电路

Info

Publication number: CN2676280Y
Application number: CN 200420038272
Authority: CN
Inventors: 何云鹏; 曲英杰; 战嘉瑾; 孙尔俊; 丁勇; 刘志恒; 陈永强; 缪建兵; 王瑞冰; 杨帆; 丘敏; 张世友
Original assignee: Hisense Group Co Ltd
Current assignee: Hisense Group Co Ltd
Priority date: 2004-02-08
Filing date: 2004-02-08
Publication date: 2005-02-02
Anticipated expiration: 2014-02-08

Abstract

本实用新型提供了一种可重构密码协处理器与USB芯片的接口电路，它通过采用状态机、使能信号生成器、数据长度寄存器、数据计数器以及比较器等元器件实现了可重构密码协处理器与USB芯片之间的通信。该接口电路与可重构密码电路集成成为一个可连接到USB的芯片，不仅大大减小了芯片的管脚数，而且降低了封装的难度，减小了芯片的面积；此外，可重构密码协处理器与主机通过USB接口通信，大大加快了对数据信息的加解密速度。此接口电路结构简单，成本低廉，具有广泛的应用领域。

Description

可重构密码协处理器与USB芯片的接口电路

技术领域

本实用新型涉及一种接口电路，具体地说，是涉及一种可重构密码协处理器与USB总线接口芯片之间的接口电路。

背景技术

随着计算机和通讯网络的迅速普及与发展，信息安全问题也日益尖锐，如何保证信息的安全已经成为人们所必须面对的问题。保证信息安全的一个最基本也是最有效的措施是对信息进行密码变换。可重构密码协处理器实现了对数据信息进行加密、解密的功能，通过配置处理器实现了各种密码算法，其流程主要有指令装载、密钥装载、指令执行、数据装载、加解密执行等。若将各控制信号和指令通过协处理器芯片管脚引出来，一则增加封装难度成本，二则增加芯片面积，不易与系统集成，三则不易控制。而若采用一IIC总线控制接口电路再通过计算机并口通讯，则加解密速度非常慢。

发明内容

本实用新型为了克服现有技术中的不足，提供了一种USB芯片接口电路，该接口电路与可重构密码电路集成成为一个可连接到USB的芯片，使得芯片管脚数大大减小；通过USB芯片可以与主机通信，大大加快了对数据信息的加解密速度。

为解决上述技术问题，本实用新型通过以下技术方案予以实现：

一种可重构密码协处理器与USB芯片的接口电路，除包含有数据传输端、数据读、写请求信号输入端以及数据读、写使能信号输出端以外，还包含有状态机、使能信号生成器、数据长度寄存器、数据计数器以及比较器；所述状态机接收从USB发送过来的数据，根据数据类型的不同进入相应的装载状态，并控制使能信号生成器生成相应的使能信号输出给可重构密码协处理器；所述比较器的输入端分别与数据长度寄存器和数据计数器相连，其输出端与所述状态机相连。

在所述的接口电路中还包含有一读/写使能信号生成器，它接收状态机发出的状态信号，生成相应的读、写使能信号一路通过所述的数据读、写使能信号输出端传递给USB芯片；另一路与数据计数器的输入端相连，控制其计数。

所述的数据读、写请求信号输入端一路与所述读/写使能信号生成器的输入端相连，另一路与所述使能信号生成器的输入端相连。

此外，在所述的接口电路中还包含有一寄存器，它与所述的数据传输端相连，对可重构密码器与USB芯片之间的传输数据进行暂存。

与现有技术相比，本实用新型的优点和积极效果是：本实用新型提供的接口电路通过采用状态机、使能信号生成器、数据长度寄存器、数据计数器以及比较器等元器件实现了可重构密码协处理器与USB芯片之间的通信。该接口电路与可重构密码电路集成成为一个可连接到USB的芯片，不仅大大减小了芯片的管脚数，而且降低了封装的难度，减小了芯片的面积；此外，可重构密码协处理器与主机通过USB接口通信，大大加快了对数据信息的加解密速度。此接口电路结构简单，成本低廉，具有广泛的应用领域。

附图说明

图1是本实用新型接口电路的系统框图；

图2是本实用新型接口电路的原理图；

图3是本实用新型一个具体实施例的具体电路连接图(第一部分)；

图4是本实用新型一个具体实施例的具体电路连接图(第二部分)。

具体实施方式

下面结合附图和具体实施方式对本实用新型做进一步详细的说明。

本实用新型提供的接口电路主要针对USB1.1总线接口芯片设计，实现了其与可重构密码协处理器之间的通信，具体的应用系统框图参见图1所示。USB1.1芯片与带USB接口电路的可重构密码处理芯片的接口信号为：8个比特的双向数据总线Data_usb；从USB芯片输出到可重构密码芯片USB接口电路的数据读请求信号rxf和数据写请求信号txe；以及从可重构密码芯片USB接口电路输出到USB芯片的数据读使能信号rd和数据写使能信号wr。而从可重构密码处理芯片USB接口电路到可重构密码协处理器一端的接口信号为：从可重构密码协处理器输入的数据data_rcp_i；输出到可重构密码协处理器的输出数据data_rcp_o；指令写使能信号insw_en；密钥写使能信号kw_en；待加解密数据写使能信号dw_en；加解密及配置执行使能信号exe_en；加解密结果数据传输使能信号tran_en以及从可重构密码协处理器发出的应答标志信号rdy。

本实用新型公开的USB接口电路采用了一个状态机，参见图2所示，其状态机的功能是用来控制接收从USB芯片发送过来的不同类型的数据。按照数据类型可划分为：初始状态INIT、配置指令装载状态INS_LOAD、密钥装载状态KEY_LOAD、数据装载状态DATA_LOAD和指令执行状态INS_EXE。要装载的数据长度保存在数据长度寄存器中，每接收到一个数据，计数器加1，当计数器的值等于数据长度时，比较器向状态机发出装载结束指令信号，控制状态机回到初始状态INIT，并对计数器清零。状态机根据其当前的状态控制使能信号生成器生成相应的使能信号传递给可重构密码协处理器，如指令写使能信号insw_en、密钥写使能信号kw_en、待加解密数据写使能信号dw_en或加解密及配置执行使能信号exe_en。例如，状态机处于配置指令装载状态INS_LOAD时，则指令写使能信号insw_en输出高电平脉冲，通知可重构密码协处理器进入指令装载状态，其余类推。待可重构密码协处理器对从USB芯片传递过来的数据执行完加解密处理后，状态机控制读/写指令生成器向USB芯片发出数据写使能信号wr，若数据写请求信号txe有效，则使能信号生成器发出数据传输使能信号tran_en，处理器将结果数据通过data_rcp_i数据传输端读入到USB接口电路，并通过USB芯片传回主机。

图3、图4是本实用新型的一个具体实施例，其中，statemachine为状态机，它采用5比特独热编码，其中5’b00001表示初始状态INIT，5’b00010表示配置指令装载状态INS_LOAD，5’b00100表示密钥装载状态KEY_LOAD，5’b01000表示指令执行状态INS_EXE，5’b10000表示数据装载状态DATA_LOAD。芯片上电或复位时，状态机处于初始状态INIT，当USB有数据时，则读入一个字节的数据，初始状态读到的数据将作为状态控制字节，不同的值将导致状态机进入不同的数据装载状态。紧跟着控制字节的两个字节(第1和第2)是数据长度(字节数)，长度为后面要传送的数据字节数加2，其值保存在长度寄存器length中，第1个字节为数据的低8位，第2个字节为数据的高8位。在所述的USB接口电路中还包含有一16比特的数据接收计数器rxcnt和比较器load_end，所述计数器rxcnt可对接收到的数据进行计数，每接收到一个字节，将数据读使能信号rd置为高电平，加法器un1_rxcnt_1加1传递给数据接收计数器rxcnt。比较器load_end将计数值与长度寄存器length中的长度值进行比较，当计数值等于长度值时，比较器产生装载结束load_end命令，通知状态机statemachine回到初始状态INIT，并对计数器rxcnt清零。

当接收计数器rxcnt的计数值大于2时，每接收到一个数据，状态机statemachine根据其当前的状态向可重构密码协处理器发出相应的使能信号，如指令写使能信号insw_en、密钥写使能信号kw_en、待加解密数据写使能信号dw_en或加解密及配置执行使能信号exe_en。例如：状态机statemachine处于配置指令装载状态INS_LOAD时，则状态机statemachine输出00010，使指令写使能信号insw_en输出高电平脉冲，通知可重构密码协处理器进入指令装载状态，其余类推。其中，指令装载和密钥装载完毕后，状态机statemachine即回到初始状态INIT。当状态机statemachine处于指令执行状态INS_EXE时，状态机statemachine输出01000，配置执行使能信号exe_en产生一个高电平脉冲信号，可重构密码协处理器执行指令配置运算，进入运算执行过程(in_cipher_proc为1)。当状态机statemachine处于数据装载状态DATA_LOAD时，每接收到16字节的待加解密数据就开始进行加解密运算。此时，配置执行使能信号exe_en产生一个高电平脉冲，in_cipher_proc被拉高。在处理器处于运算过程(in_cipher_proc等于1)中，输入的应答标志信号rdy被拉低，传输开始信号tran_start置为零，处理器不接收和发送任何数据。待加解密结束后，将rdy信号置为1，数据发送计数器txcnt清零，in_cipher_proc置为0，处理器开始进入数据发送过程，此时data_tx_proc为高电平。若USB芯片发出的数据写请求信号txe有效，则传输使能信号tran_en置为高电平(tranlbyte置为1)，处理器将结果数据通过data_rcp_i数据传输端读入到USB接口电路，并通过USB芯片传回主机。在数据传送过程中，接口电路也不能接收数据，直到发送完16个字节的结果数据后，又回到数据装载状态，如此循环直到数据发送计数器txcnt等于长度寄存器的值，并最后完成加解密和结果数据传输后，状态机回到初始状态INIT。

本实用新型通过上述电路结构实现了可重构密码协处理器与USB芯片之间的通信，大大加快了数据的加解密速度。当然，上述说明并非是对本实用新型的限制，本实用新型也并不仅限于上述举例，本技术领域的普通技术人员在本实用新型的实质范围内所做出的变化、改型、添加或替换，也应属于本实用新型的保护范围。

Claims

1.一种可重构密码协处理器与USB芯片的接口电路，包含有数据传输端、数据读、写请求信号输入端以及数据读、写使能信号输出端，其特征在于：在所述的接口电路中还包含有状态机、使能信号生成器、数据长度寄存器、数据计数器以及比较器；所述状态机接收从USB发送过来的数据，根据数据类型的不同进入相应的装载状态，并控制使能信号生成器生成相应的使能信号输出给可重构密码协处理器；所述比较器的输入端分别与数据长度寄存器和数据计数器相连，其输出端与所述状态机相连。

2.根据权利要求1所述的可重构密码协处理器与USB芯片的接口电路，其特征在于：在所述的接口电路中还包含有一读/写使能信号生成器，它接收状态机发出的状态信号，生成相应的读、写使能信号一路通过所述的数据读、写使能信号输出端传递给USB芯片；另一路与数据计数器的输入端相连，控制其计数。

3.根据权利要求1或2所述的可重构密码协处理器与USB芯片的接口电路，其特征在于：所述的数据读、写请求信号输入端一路与所述读/写使能信号生成器的输入端相连，另一路与所述使能信号生成器的输入端相连。

4.根据权利要求1所述的可重构密码协处理器与USB芯片的接口电路，其特征在于：在所述的接口电路中还包含有一寄存器，它与所述的数据传输端相连，对可重构密码器与USB芯片之间的传输数据进行暂存。