CN2672997Y - 实现视频显示的数字显示电路 - Google Patents
实现视频显示的数字显示电路 Download PDFInfo
- Publication number
- CN2672997Y CN2672997Y CN 200320121528 CN200320121528U CN2672997Y CN 2672997 Y CN2672997 Y CN 2672997Y CN 200320121528 CN200320121528 CN 200320121528 CN 200320121528 U CN200320121528 U CN 200320121528U CN 2672997 Y CN2672997 Y CN 2672997Y
- Authority
- CN
- China
- Prior art keywords
- video
- digital display
- display circuit
- fpga
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Systems (AREA)
Abstract
本实用新型所述实现视频显示的数字显示电路，主要包括有系统主芯片、主通道视频解码芯片、DVI/LVDS接口输出芯片和电源电路，以及在解码后添加的专用FPGA。所述的FPGA附带有帧存储器可以存放多场视频信号。所述的数字显示电路，利用FPGA实现电影源内容检测并根据不同显示制式进行转换。
Description
技术领域
本实用新型涉及一种数字显示电路，具体是应用FPGA芯片实现电影模式检测和视频显示的转换设计。
背景技术
随着数字显示技术的发展，各种数字显示器件得到越来越广泛地应用，如LCOS、DLP或大屏幕电视墙等数字显示终端。
现有数字显示终端可支持播放多种格式的媒体流文件，视频节目中包括电影源节目比例随着多媒体技术的应用而成为可能和发展趋势。
由于电影源节目的刷新率是24帧/秒，这与标准视频节目的刷新率(25帧/秒-PAL制式，30帧/秒-NTSC制式)具有明显差别，若不加以处理的转换则无法保证正常显示和流畅的播放。
对于从标准视频节目流中实时检测、识别出电视源节目内容并能够进行相应的处理转换，是现有数字显示视频设备所必备的技术标准和设计需求。如何在原有数字显示系统硬件和软件不实施升级换代、或较大改进的的前提下，即实现电影模式的检测和处理功能已成为必须解决的技术课题。
发明内容
本实用新型所述实现视频显示的数字显示电路，旨在解决上述问题而提供一种利用FPGA实现电影源内容检测并根据不同显示制式进行转换的显示电路设计。
本实用新型所述实现视频显示的数字显示电路，主要包括有系统主芯片、高清信号输入和A/D转换高清同步分离电路、DVI信号接收芯片、PIP通道视频解码芯片、主通道视频解码芯片、视频逐行处理芯片、DVI/LVDS接口输出芯片和电源电路。
所述的实现视频显示电路中，在所述数字显示系统视频解码阶段后添加一个专用的FPGA，用以接收视频解码之后的数字视频信号。
所述的FPGA附带有帧存储器可以存放多场视频信号，来进行比较判断。针对是否属于电影模式，以及不同的显示模式(PAL还是NTSC)分别进行相应的格式转换，然后把经过处理后的数字视频信号送入后级进行下一步处理。
所述的将电影源内容转换成不同的显示模式，基于以下内容：
电影源内容转换成NTSC模式。由于电影源节目是24帧/秒，当以NTSC模式显示时，NTSC的刷新率是30帧/秒，每帧对应奇、偶两场，共60场/秒，播放4个电影帧的时间与播放5个视频帧的时间等长。
因而，进行格式转换时进行3∶2转换，如下所示：
上述内容即完成将电影源节目转换成标准的NTSC信号格式。
电影源内容转换成PAL模式。PAL模式的刷新率是25帧/秒，每帧对应奇、偶两场，共50场/秒。
首先使电影源节目在25/秒下工作，然后使一帧电影图象变换为奇、偶两场，再进行2∶2转换处理如下，即可得到标准PAL制的视频节目流。
如上所述，本实用新型所述实现视频显示的数字显示电路，无需对原有数字显示系统进行较大改进，即可实现电影模式的检测和处理，可有效地降低因系统升级增加的成本，实践证明其工作性能正常稳定。
附图说明
图1是所述添加FPGA后的显示电路简图；
图2是所述的电影源内容检测和处理流程图；
图3是所述数字显示电路示意图。
具体实施方式
如图1和图3所示，本实用新型所述实现视频显示的数字显示电路，主要包括有系统主芯片、主通道视频解码芯片、DVI/LVDS接口输出芯片和电源电路。
在所述显示电路中，在视频解码芯片与主芯片之间后添加一FPGA。在所述数字显示系统视频解码阶段后添加一个专用的FPGA，用以接收视频解码之后的数字视频信号。
所述的FPGA附带有帧存储器SDRAM。
所述的系统主芯片选用PW181。
如图2所示，所述的电影源内容检测和处理流程是：
所述数字显示系统上电后，初始化所述的FPGA；
在视频解码后的数字节目流中，实时检测判断节目流是否属于电影源节目格式；
若否，则直接将解码信号输入至视频逐行处理芯片中进行后续处理；
若是，则按显示要求进行相应的PAL/NTSC制式转换，然后再进行后续的视频逐行处理。
Claims (3)
1、一种实现视频显示的数字显示电路，其特征在于：所述电路主要包括有系统主芯片、主通道视频解码芯片、视频逐行处理芯片、DVI/LVDS接口输出芯片和电源电路，在视频解码芯片与主芯片之间后添加一专用FPGA。
2、根据权利要求1所述的实现视频显示的数字显示电路，其特征在于：所述的FPGA附带有帧存储器SDRAM。
3、根据权利要求2所述的实现视频显示的数字显示电路，其特征在于：所述的系统主芯片选用PW181。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200320121528 CN2672997Y (zh) | 2003-12-27 | 2003-12-27 | 实现视频显示的数字显示电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200320121528 CN2672997Y (zh) | 2003-12-27 | 2003-12-27 | 实现视频显示的数字显示电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN2672997Y true CN2672997Y (zh) | 2005-01-19 |
Family
ID=34476057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200320121528 Expired - Fee Related CN2672997Y (zh) | 2003-12-27 | 2003-12-27 | 实现视频显示的数字显示电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN2672997Y (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1333579C (zh) * | 2005-06-09 | 2007-08-22 | 海信集团有限公司 | 使用map网络实现多种显示模块兼容的电路 |
| CN101783112A (zh) * | 2010-03-19 | 2010-07-21 | 四川长虹电器股份有限公司 | Lvds信号捕获装置 |
-
2003
- 2003-12-27 CN CN 200320121528 patent/CN2672997Y/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1333579C (zh) * | 2005-06-09 | 2007-08-22 | 海信集团有限公司 | 使用map网络实现多种显示模块兼容的电路 |
| CN101783112A (zh) * | 2010-03-19 | 2010-07-21 | 四川长虹电器股份有限公司 | Lvds信号捕获装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100351816B1 (ko) | 포맷 변환 장치 | |
| US8139081B1 (en) | Method for conversion between YUV 4:4:4 and YUV 4:2:0 | |
| US20040252756A1 (en) | Video signal frame rate modifier and method for 3D video applications | |
| CN101039417A (zh) | 多个分块并行压缩视频数据装置及其压缩方法 | |
| JP2004516719A (ja) | インターフェースプログレッシブビデオ変換のための方法及び装置 | |
| JP2003522428A5 (zh) | ||
| JP2008125119A (ja) | Ｍｐｅｇクロマインターレース解除方法及びシステム | |
| CN102088621A (zh) | 电视墙服务器 | |
| CN101102487A (zh) | 基于vga和hdmi两种显示模式的视频传输系统及方法 | |
| US9161030B1 (en) | Graphics overlay system for multiple displays using compressed video | |
| CN1620105A (zh) | 实时数据流处理器 | |
| CN201789560U (zh) | 高清电视墙服务器 | |
| CN105072353A (zh) | 一种基于多gpu的图像解码拼控算法 | |
| CN112612433A (zh) | 一种竖屏视频的投屏方法、设备及系统 | |
| US8350963B2 (en) | Video processing device and method of processing video data | |
| US9053752B1 (en) | Architecture for multiple graphics planes | |
| CN101056404A (zh) | 基于mcu的多个分块并行压缩视频数据装置及其压缩方法 | |
| US8483389B1 (en) | Graphics overlay system for multiple displays using compressed video | |
| CN101986707A (zh) | 可支持显示墙输出的解码器系统及方法 | |
| CN101098436A (zh) | 基于通用hdmi设备的高清视频图像采集显示方法 | |
| WO2000059205A2 (en) | Method and apparatus for down conversion of video data | |
| CN2672997Y (zh) | 实现视频显示的数字显示电路 | |
| Seth-Smith et al. | Flexible upconversion for high quality TV and multimedia displays | |
| CN2876893Y (zh) | 计算机上的高级数字显示接口转换插卡装置 | |
| CN101076104A (zh) | 电影模式的检测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |