CN2405269Y - 用于数据处理系统的快闪电子式外存储装置 - Google Patents

Abstract

一种用于数据处理系统的快闪电子式外存储装置,包括快闪存储器1和存储控制电路2;该电路2的微处理器21分别与通用串行总线接口控制器22、休眠及唤醒电路24和快闪存储器1双向连接;通用串行总线接口控制器22分别与该总线插座23、休眠及唤醒电路24和快闪存储器1双向连接;通用串行总线插座23通过该总线电缆与数据处理系统主机连接;本实用新型的快闪电子式外存储装置体积小、容量大、存取速度快,无驱动器,可带电插拔,即插即用,携带使用十分方便。

Description

用于数据处理系统的快闪电子式外存储装置

本实用新型涉及数据处理机器的存储设备，尤其涉及一种无需驱动器的用于数据处理系统的外存储装置。

自电脑推出至今，计算机外存储器经历了从磁鼓、磁带装置到使用软盘、硬盘来交换、存储和备份数据及文件的过程。近十多年来，电脑技术得到突飞猛进的发展，但软盘技术却一直变化不大。众所周知，软盘存在如下缺点：容量小、速度慢、容易损坏、可靠性差、软盘驱动器体积大且笨重等，这些缺点给使用者带来极大的不便。如要安装其内置驱动器，必须先关掉电脑，打开电脑机箱，在电脑内寻找一个位置把它装上去，然后再关上机箱，启动电脑，所有以上步骤都做完后，才可以使用。显然，上述过程对一般电脑用户甚至是专业用户都会觉得很麻烦，更不用说对电脑不熟悉的用户了。

人们急需一种新的电脑存储设备来替代或补充软盘及现有的其它存储设备，特别是笔记本电脑和手持设备日益普及的今天，这种需求尤其迫切，因为笔记本电脑和手持设备必须轻便、体积小、易携带，软驱和其它驱动器由于体积大而且笨重，严重影响电脑的小型化。实际上，为了轻便和携带方便起见，世界上越来越多的笔记本电脑没有内置的软驱或光驱。

本实用新型的目的在于避免现有技术的不足之处而提供一种无驱动器、无外接电源、体积小、容量大、存储速度快、即插即用，不易损坏的用于数据处理系统的快闪电子式外存储装置(商业销售取名优盘)。

本实用新型的目的可以通过采取如下的技术措施来实现：设计一种用于数据处理系统的快闪电子式外存储装置，它包括存储介质和直流供电源，其特征在于：

还包括存储控制电路，该电路包括：微处理器、通用串行总线接口控制器、通用串行总线插座和休眠及唤醒电路；所述存储介质是快闪存储器(Flash Memory)；所述微处理器分别与通用串行总线接口控制器、休眠及唤醒电路和快闪存储器连接；通用串行总线接口控制器分别与该总线插座、休眠及唤醒电路和快闪存储器连接；通用串行总线插座通过该总线电缆与数据处理系统主机连接；

所述用于数据处理系统的快闪存储装置由驱动程序(DRIVER)和固化在所述微处理器中的固件(FIRMWARE)驱动，驱动程序(DRIVER)被装载在所述主机上层操作系统和底层操作系统之间。

附图的图面说明如下：

图1是本实用新型用于数据处理系统的快闪电子式外存储装置的

   硬件构成方框图；

图2是所述快闪电子式外存储装置的软件原理方框图；

图3是与图1对应的快闪电子式外存储装置的原理电路图；

图4是驱动程序(DRIVER)的软件流程图；

图5是固件(FIRMWARE)的软件流程图。

下面结合附图对本实用新型的最佳实施例作进一步详细说明。

本实用新型用于数据处理系统的快闪电子式外存储装置硬件构成如图1所示，该存储装置包括存储介质、直流电源、存储控制电路2、写保护开关4和保护外壳。由于存储介质和存储控制电路2全部由电子元件组成，因此快闪电子式外存储装置可以做得非常小，其体积仅有大拇指般大小，携带使用非常方便。所述存储控制电路2包括：微处理器21、通用串行总线接口控制器22、通用串行总线插座23和休眠及唤醒电路24；所述存储介质是快闪存储器(Flash Memory)1；所述微处理器21分别与通用串行总线接口控制器22、休眠及唤醒电路24和快闪存储器1多线双向连接，信号双向流动；通用串行总线接口控制器22分别与该总线插座23、休眠及唤醒电路24和快闪存储器1连接，信号双向流动；通用串行总线插座23通过该总线电缆与数据处理系统主机连接。写保护开关4与快闪存储器1和微处理器21单向连接。

所述直流电源是从通用串行总线接入的直流电源变换器3(三端电源D3)，该直流电源变换器3分别接微处理器21、通用串行总线接口控制器22、通用串行总线插座23、休眠及唤醒电路24和快闪存储器1的电源端。

计算机通用串行总线(USB)是一种新的电脑科技，其标准由英特尔(Intel)、微软(Microsoft)、康柏(Compaq)等国际大公司制定，目的是为了使个人电脑的使用变得更简单、更容易和更快捷，用来代替现有的串口、并口和键盘插口等。当今所有奔腾II或以上的电脑(包括兼容机)均带有USB接口，USB已经成为新的个人电脑行业标准，因此目前大部分电脑都可以直接支持和使用本实用新型的快闪电子式外存储装置。快闪电子式外存储装置有可能象软盘和光盘一样成为电脑的标准件，并最终替代软盘和软驱。

图3是与图1对应的快闪电子式外存储装置的原理电路图。所述微处理器21用于控制通用串行总线接口控制器22、快闪存储器1和休眠及唤醒电路24。它含有微处理芯片D4及两个型号为CD4053的多路模拟开关芯片D5、D6，芯片D5的12、1、3脚、D6的12脚短接后接芯片D4的12脚，芯片D5的13、2、5脚、D6的13脚短接后接芯片D4的13脚；芯片D5的11、10、9脚和D6的11脚分别接芯片D4的44、1、2、3脚；芯片D4的DATA0～DATA7脚分别与通用串行总线接口控制器22的芯片D2以及快闪存储器D1对应的接线脚并接；芯片D5的4号脚接快闪存储器D1的4号脚，芯片D6的14脚接快闪存储器D1的42脚；芯片D5的14、15脚连D2的15、16脚。所述通用串行总线接口控制器22含有型号为PDIUSBD12的芯片D2、晶振Y1、电容C1～C2、C7～C8、电阻R1～R3、R10、发光二极管V3；晶振Y1、电容C1～C2互相串接形成闭合回路，在晶振Y1的两端分别接芯片D2的22和23脚，芯片D2的25、26脚分别经电阻R2、R1接通用串行总线插座23的2、3号脚。该接口控制器22负责USB数据流的输入输出及其控制，符合USB 1.0及1.1标准，具有与大多数单片机相接的8位快速且简单的并行接口，并可实现DMA的功能。

所述快闪存储器1用于存储数据。它可以采用如下型号：TC58V64FT/128FT/256FT/512FT或KM29V64000T/128T/256T/512T的快闪内存芯片D1，该芯片D1的5脚与写保护开关4的5脚连接。

所述休眠及唤醒电路24的作用是为了节省耗电，可使快闪电子式存储装置进入休眠状态，或需工作时把快闪电子式存储装置从休眠状态中唤醒并进入正常的操作状态。它含有三极管V1、电容C4、二极管V2、电阻R5～R9；三极管V1的基极经电阻R9、电容C4和电阻R8后接通用串行总线接口控制器22的芯片D2的12脚，三极管V1的发射极接微处理器芯片D4的4号脚。

本实用新型用于数据处理系统的快闪电子式外存储装置无需驱动器和外接电源，而是完全由软件来驱动，即由驱动程序(DRIVER)和固件(FIRMWARE)驱动。固件(FIRMWARE)被固化在所述微处理器21与底层操作系统互动，驱动程序(DRIVER)被装载在底层和上层操作系统之间，该驱动程序(DRIVER)与底层操作系统及上层操作系统互动，其软件原理方框图如图2所示。所述驱动程序(DRIVER)和固件(FIRMWARE)的软件流程图见图4和图5。关于驱动程序(DRIVER)和固件(FIRMWARE)，申请人拟专门向中国软件登记中心申请计算机软件著作权保护。

当用户把快闪电子式外存储装置插入到电脑的USB接口时，微处理器21立即开始执行固化在其中的固件(FIRMWARE)，固件(FIRMWARE)首先进行初始化，初始化完毕即进入等待状态(等待操作请求)。

初始化的程序码全都储存在微处理器D4的固件(FIRMWARE)中。当快闪电子式外存储装置上电后，操作系统会查询通用通道(USB)接口芯片D2，此时D2会产生中断给微处理器D4，然后D4通过操作D2与操作系统取得联系，操作系统根据快闪电子式外存储装置D2与D4所反馈的各种特性状态或标志而通知D2与D4进行有关的初始设置，为下一步准备正常数据的交换做好准备。

每当插入一个快闪电子式外存储装置时，计算机操作系统都会通过USB接口自动检测到该存储装置的插入。此时，上层操作系统就会立即激活驱动程序(DRIVER)。驱动程序(DRIVER)被激活后，即执行初始化操作，并指示操作系统产生一个可移动磁盘(或称为活动磁盘)，操作系统接到此指示后，即为每个插入的存储装置产生一个可移动磁盘并分配相应的盘符。在上述操作过程中，固件(FIRMWARE)会接收并处理来自驱动程序(DRIVER)和操作系统的的操作请求。当驱动程序(DRIVER)完成插入处理后，即进入等待操作请求的等待状态。

当用户把快闪电子式外存储装置从电脑的USB接口拔出时，固件(FIRMWARE)立即终止执行。而操作系统则能自动检测到该装置已经从电脑上拔出，此时，操作系统会立即把这一事件通知驱动程序(DRIVER)，驱动程序(DRIVER)在接到此通知后，立即执行有关处理，并指示操作系统消除与该存储装置对应的可移动磁盘；操作系统接到指示后，立即取消相应的可移动磁盘及盘符。

当上层操作系统接到读操作时，会把该读操作发送给驱动程序(DRIVER)。由于该操作属于标准的磁盘读操作，与USB及快闪内存的操作方式不一样，因此驱动程序(DRIVER)会把它转换成快闪电子式存储装置的特定操作方式。之后，驱动程序(DRIVER)进一步对转换后的操作进行USB打包，并把打包后的读操作发给底层操作系统，由底层操作系统把读请求通过USB发送给运行在快闪电子式存储装置微处理器中的固件(FIRMWARE)，由固件(FIRMWARE)执行该读操作，并把读取的数据及状态信息经底层操作系统返回给驱动程序(DRIVER)，然后由驱动程序(DRIVER)把该读取的数据及状态信息发送给上层操作系统。至此，读操作完成。

当数据处理系统要求读取数据时，通用通道接口D2通知微处理器D4，而微处理器D4则根据操作系统的要求从快闪存储器D1读取相关的数据送入D2，让D2返回有关的数据给数据处理系统。读取数据的方法是连续读取一块(如64bytes或512bytes至4K、8K、16K bytes等以上)。

当上层操作系统接到写操作时，会把该写操作发送给驱动程序(DRIVER)。由于该操作属于标准的磁盘写操作，与USB及快闪存储器的操作方式不一样，因此驱动程序(DRIVER)会把它转换成快闪电子式存储装置的特定操作方式。当写操作到达快闪存储器1时，如果写位置已经包含有效数据，则新的数据无法写入，只有当有效数据被擦除后，才能写入新的数据。基于这种原因，驱动程序(DRIVER)把写操作转换成三个不同的内部操作：读、擦除和写。首先，驱动程序(DRIVER)执行一个内部读操作，把写位置的原有内容读出来并保存；然后，执行一个内部擦除操作，以清除写位置的所有数据；最后，把需要写的新数据和原有数据结合在一起，并对结合后的数据执行一个内部写操作。当上述三个操作都完成后，驱动程序(DRIVER)把写操作的状态信息返回给上层操作系统。至此，写操作完成。

当数据处理系统要求写入数据至快闪存储器1时，通用通道接口D2通知微处理器D4，而微处理器D4则根据操作系统的要求从D2中读取相应的数据送入快闪存储器D1。写入数据的方法也是连续写入一块(如64 bytes/512 bytes/4K/8K/16K bytes或以上)。

当操作系统通知快闪电子式外存储装置要对快闪存储器进行擦写时，通用通道接口电路D2会通知微处理器D4，然后D4会送一串命令给快闪存储器D1，从而擦除D1内相应区域的内容。

另外，驱动程序(DRIVER)会对上述三个内部操作进行USB打包，并把打包后的操作发给底层操作系统，由底层操作系统通过USB发送给运行在快闪电子式存储装置微处理器中的固件(FIRMWARE)，由固件(FIRMWARE)执行该操作，并把操作后的数据及状态信息通过USB返回给底层操作系统，然后由底层操作系统把数据及状态信息返回给驱动程序(DRIVER)。

与现有技术相比，本实用新型用于数据处理系统的快闪电子式外存储装置具有如下优点：无驱动器和外接电源，可带电插拔，即插即用；存取速度快，容量可为软盘的几倍、几十倍、几百倍、几千倍或更大；体积小，携带十分方便，不易损坏，数据可保存10年或以上；可擦写100万次或以上；同时最多可连接20多个快闪电子式存储装置到电脑上。

本实用新型装置实施例所用主要元、器件型号、参数如下：

电路符号      名称           规格型号

D1         快闪存储器    TC58V64FT/128FT  D2           通用串行总线接口控制器       PDIUSBD12D3                三端电源                X62FP3302D4                微处理器芯片            8051/系列D5、D6              多路模拟开关            CD4053Y1                晶振                    6MHzJ1                通用串行总线插座C1～C8              电容R1～R10             电阻V1                三极管V2                发光二极管V3                二极管

Claims (7)

1.一种用于数据处理系统的快闪电子式外存储装置，包括存储介质和直流供电源，其特征在于：

还包括存储控制电路(2)，该电路(2)包括：微处理器(21)、通用串行总线接口控制器(22)、通用串行总线插座(23)和休眠及唤醒电路(24)；所述存储介质是快闪存储器(Flash Memory)(1)：所述微处理器(21)分别与通用串行总线接口控制器(22)、休眠及唤醒电路(24)和快闪存储器(1)连接；通用串行总线接口控制器(22)分别与该总线插座(23)、休眠及唤醒电路(24)和快闪存储器(1)连接；通用串行总线插座(23)通过该总线电缆与数据处理系统主机连接；

所述快闪电子式外存储装置由驱动程序(DRIVER)和固化在所述微处理器(21)中的固件(FIRMWARE)驱动，驱动程序(DRIVER)被装载在所述主机上层操作系统和底层操作系统之间。

2.根据权利要求1所述的用于数据处理系统的快闪电子式外存储装置，其特征在于：所述微处理器(21)含有微处理芯片D4及两个型号为4053的多路模拟开关芯片D5、D6，芯片D5的12、1、3脚、D6的12脚短接后接芯片D4的12脚，芯片D5的13、2、5脚、D6的13脚短接后接芯片D4的13脚；芯片D5的11、10、9脚和D6的11脚分别接芯片D4的44、1、2、3脚；芯片D4的DATA0～DATA7脚分别与通用串行总线接口控制器(22)D2以及快闪存储器(1)D1对应的接线脚并接；芯片D5的4号脚接快闪存储器D1的4号脚，芯片D6的14脚接快闪存储器D1的42脚；芯片D5的14、15脚连D2的15、16脚。

3.根据权利要求1所述的用于数据处理系统的快闪电子式外存储装置，其特征在于：所述通用串行总线接口控制器(22)含有型号为PDIUSBD12的芯片D2、晶振Y1、电容C1～C2、C7～C8、电阻R1～R3、R10、发光二极管V3；晶振Y1、电容C1～C2互相串接形成闭合回路，在晶振Y1的两端分别接芯片D2的22和23脚，芯片D2的25、26脚分别经电阻R2、R1接通用串行总线插座(23)的2、3号脚。

4.根据权利要求1所述的用于数据处理系统的快闪电子式外存储装置，其特征在于：所述快闪存储器(1)可以采用如下型号：TC58V64FT/128FT/256FT/512FT或KM29V64000T/128T/256T/512T的快闪内存芯片D1，该芯片D1的5脚与写保护开关(4)的5脚连接。

5.根据权利要求1所述的用于数据处理系统的快闪电子式外存储装置，其特征在于：所述休眠及唤醒电路(24)含有三极管V1、电容C4、二极管V2、电阻R5～R9；三极管V1的基极经电阻R9、电容C4和电阻R8后接通用串行总线接口控制器(22)的芯片D2的12脚，三极管V1的集电极接微处理器D4的4号脚，三极管V1的发射极经电阻R5接电源。

6.根据权利要求1所述的用于数据处理系统的快闪电子式外存储装置，其特征在于：所述直流电源是从通用串行总线接入的直流电源变换器(3)，该直流电源变换器(3)分别接微处理器(21)、通用串行总线接口控制器(22)、通用串行总线插座(23)、休眠及唤醒电路(24)和快闪存储器(1)的电源端。

7.根据权利要求1所述的用于数据处理系统的快闪电子式外存储装置，其特征在于：所述快闪电子式外存储装置还包括写保护开关(4)，该写保护开关(4)与快闪存储器(1)和微处理器(21)连接。

Images