CN221380939U - 一种多速率的光网口自适应电路 - Google Patents

Abstract

本实用新型公开了一种多速率的光网口自适应电路，包括FPGA、1000M收发器、100M收发器、差分选择器、差分扇出器以及光模块，通过两个拨码开关控制差分选择器的3个不同通信速率的数据源接口的选择，本实用新型可兼容现有的1000M、100M、2M等多种制式规格的光模块，减少了多种电路设计，增加了系统的兼容性。

Description

一种多速率的光网口自适应电路

技术领域

本实用新型涉及电力通信技术领域，特别是一种多速率的光网口自适应电路。

背景技术

光纤以太网通信以稳定、抗干扰性强、设计简单著称，被大量应用在智能变电站各个电子设备中。SFP接口形式的光模块易插拔，并且能承载100M以太网、1000M以太网、2M光纤纵差等多种通信制式。

然而，100M以太网、1000M以太网、2M光纤纵差的通信协议在物理层编码、组帧格式等方面有较大差异。当前市场上的产品，一般都需要设计3个独立的实体SFP插座，承载上述3种不同的通信协议。然而数量众多的SFP插座，势必增加了产品的体积，这对于一些尺寸紧凑的产品来说是不可接受的。

有鉴如此，本实用新型设计一种在同一SFP插座上，自适应100M以太网、1000M以太网、2M光纤纵差等多种通信协议的光网口电路与方法。

实用新型内容

本实用新型的目的在于针对现有技术存在的上述缺陷，提供一种多速率的光网口自适应电路。

本实用新型的上述目的通过以下技术手段实现：

一种多速率的光网口自适应电路，包括FPGA，还包括1000M收发器、100M收发器、差分选择器、差分扇出器以及光模块，

所述FPGA的1000M收发接口与1000M收发器的SGMII总线接口连接；

所述FPGA的1000M收发器连接成功信号接收接口与1000M收发器的连接侦测信号接口连接；

所述FPGA的100M收发接口与100M收发器的MII总线接口连接；

所述FPGA的100M收发器连接成功信号接收接口与100M收发器的连接侦测信号接口连接；

所述FPGA的扇出信号输入接口与差分扇出器的第三差分扇出通道连接；

所述FPGA的信号源输出接口与差分选择器的第三数据源接口连接；

所述1000M收发器的发送接口与差分选择器的第一数据源接口连接，1000M收发器的接收接口与差分扇出器的第一差分扇出通道连接；

所述100M收发器的发送接口与差分选择器的第二数据源接口连接，100M收发器的接收接口与差分扇出器的第二差分扇出通道连接；

所述差分选择器的输出接口与光模块的发送接口连接，差分扇出器的输入接口与光模块的接收接口连接。

如上所述FPGA的第一光模块速率读取接口分别与拨码开关的第一拨码引脚和差分选择器的第一选择引脚连接；

所述FPGA的第二光模块速率读取接口分别与拨码开关的第二拨码引脚和差分选择器的第二选择引脚连接。

本实用新型相对于现有技术，具有以下有益效果：

本实用新型可兼容现有的1000M、100M、2M等多种制式规格的光模块，减少了多种电路设计，增加了系统的兼容性。

附图说明

图1为一种多速率的光网口自适应电路的结构示意图。

具体实施方式

为了便于本领域普通技术人员理解与实施本发明，下面结合实施例对本发明作进一步的详细描述，应当理解，此处所描述的实施示例仅用于说明与解释本发明，并不用于限定本发明。

一种多速率的光网口自适应电路，包括FPGA、1000M收发器、100M收发器、差分选择器、差分扇出器，光模块，以及拨码开关，如图1所示。

所述的FPGA用来解码多速率光以太网数据，主要接口包括：

第一光模块速率读取接口FPGA_P1，分别与拨码开关的第一拨码引脚B_P1和差分选择器的第一选择引脚CX_P5连接。

第二光模块速率读取接口FPGA_P2，分别与拨码开关的第二拨码引脚B_P2和差分选择器的第二选择引脚CX_P6连接。

1000M收发接口FPGA_P4，1000M收发接口FPGA_P4与1000M收发器的SGMII总线接口连接，用于传输以太网数据包。

1000M收发器连接成功信号接收接口FPGA_P5，1000M收发器连接成功信号接收接口FPGA_P5与1000M收发器的连接侦测信号接口连接，当1000M收发器的连接侦测信号接口输出为低电平，则FPGA与1000M收发器连接成功，当前光以太网协商成为1000M，当1000M收发器的连接侦测信号接口输出为高电平，则1000M协商失败。

100M收发接口FPGA_P6，100M收发接口FPGA_P6与100M收发器的MII总线接口连接，用于传输以太网数据包。

100M收发器连接成功信号接收接口FPGA_P7，100M收发器连接成功信号接收接口FPGA_P7与100M收发器的连接侦测信号接口连接，当100M收发器的连接侦测信号接口输出为高电平，则FPGA与100M收发器连接成功，当前光以太网协商成为100M，当100M收发器的连接侦测信号接口输出为低电平，则100M协商失败。

扇出信号输入接口FPGA_P8，扇出信号输入接口FPGA_P8与差分扇出器的第三差分扇出通道CS_P4连接。

信号源输出接口FPGA_P9，信号源输出接口FPGA_P9与差分选择器的第三数据源接口CX_P4连接。

扇出信号输入接口FPGA_P8与信号源输出接口FPGA_P9作为2M光纤纵差信号通道接口。

1000M收发器的发送接口与差分选择器的第一数据源接口CX_P1连接，1000M收发器的接收接口与差分扇出器的第一差分扇出通道CS_P1连接。

100M收发器的发送接口与差分选择器的第二数据源接口CX_P2连接，100M收发器的接收接口与差分扇出器的第二差分扇出通道CS_P2连接。

差分选择器的输出接口CX_P3与光模块的发送接口G_P1连接，差分扇出器的输入接口CS_P3与光模块的接收接口G_P2连接。

在本实施例中，差分选择器的型号为SN65LVCP204,差分选择器可配置为4路差分输入信号的选择器(即第一数据源接口～第四数据源接口分别接入4路差分输入信号)，从四路差分输入信号中选择一路输出，本实用新型只用到3路差分输入信号(即只使用第一数据源接口～第三数据源接口)。

第一拨码引脚B_P1和第二拨码引脚B_P2分别为第一拨码开关的其中一个引脚和第二拨码开关的其中一个引脚，第一拨码引脚B_P1和第二拨码引脚B_P2分别通过上拉电阻连接正电源。第一拨码开关的另外一个引脚和第二拨码开关的另外一个引脚连接电气地。

第一拨码开关闭合，第二拨码开关闭合，第一拨码引脚B_P1和第二拨码引脚B_P2均输出低电平时，差分选择器选择第一数据源接口CX_P1和输出接口CX_P3连接；

第一拨码开关闭合，第二拨码开关断开，第一拨码引脚B_P1和第二拨码引脚B_P2分别输出低电平和高电平时，差分选择器选择第二数据源接口CX_P2和输出接口CX_P3连接；

第一拨码开关断开，第二拨码开关闭合，第一拨码引脚B_P1和第二拨码引脚B_P2分别输出高电平和低电平时，差分选择器选择第三数据源接口CX_P4和输出接口CX_P3连接。

本实施例中，差分扇出器的型号为SN65LVCP204,差分扇出器可配置为1路差分输入信号(自差分扇出器的输入接口CS_P3输入)同时扇出四路输出(分别从第一差分扇出通道～第四差分扇出通道输出)，本实用新型只用到3路输出(即只用到第一差分扇出通道～第三差分扇出通道)。

本实施例中，1000M收发器的型号为88E1112。100M收发器的型号为DP83620。

需要指出的是，本发明中所描述的具体实施例仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例作各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的精神或超越所附权利要求书所定义的范围。

Claims (2)

1.一种多速率的光网口自适应电路，包括FPGA，其特征在于，还包括1000M收发器、100M收发器、差分选择器、差分扇出器以及光模块，

所述FPGA的1000M收发接口与1000M收发器的SGMII总线接口连接；

所述FPGA的1000M收发器连接成功信号接收接口与1000M收发器的连接侦测信号接口连接；

所述FPGA的100M收发接口与100M收发器的MII总线接口连接；

所述FPGA的100M收发器连接成功信号接收接口与100M收发器的连接侦测信号接口连接；

所述FPGA的扇出信号输入接口与差分扇出器的第三差分扇出通道连接；

所述FPGA的信号源输出接口与差分选择器的第三数据源接口连接；

所述1000M收发器的发送接口与差分选择器的第一数据源接口连接，1000M收发器的接收接口与差分扇出器的第一差分扇出通道连接；

所述100M收发器的发送接口与差分选择器的第二数据源接口连接，100M收发器的接收接口与差分扇出器的第二差分扇出通道连接；

所述差分选择器的输出接口与光模块的发送接口连接，差分扇出器的输入接口与光模块的接收接口连接。

2.根据权利要求1所述一种多速率的光网口自适应电路，其特征在于，所述FPGA的第一光模块速率读取接口分别与拨码开关的第一拨码引脚和差分选择器的第一选择引脚连接；

所述FPGA的第二光模块速率读取接口分别与拨码开关的第二拨码引脚和差分选择器的第二选择引脚连接。